[发明专利]一种电源上下电的防过冲电路

权利要求书

1.一种电源上下电的防过冲电路，接入到由输入差分对管及放大电路构成的基本电路，其特征在于：基本电路中所述放大电路由PMOS管MP3、MP4、MP5、MP6、MP7、MP8和NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8配合电容CC1、电容CC2相接构成，其中MP3、MP4、MP8共源相接于AVDD端，MP3、MP4的共栅极与MP5、MN5的共漏极共联于节点C，MP3的漏极与MP5的源极相接，MP4的漏极与MP6的源极相接于电容CC1的一端，MP5和MP6共栅相接，MP6的漏极、MP7的源极、MN6的漏极与MP8的栅极共联于节点E，MN1、MN2、MN7共源相接于AVSS端，MN1和MN2共栅相接，MN3和MN4共栅相接，MN3的漏极与MN5的源极想接，MN4的源极与MN2的漏极相接于电容CC2的一端，MN4的漏极、MP7的漏极、MN6的源极与MN7的栅极共联，电容CC1、电容CC2两者的另一端与MP7、MP8的共漏极共联；所述防过冲电路由电流镜IO，NMOS管MN8、MN9及电阻R1构成，其中电流镜IO的一端与基本电路的AVDD端相接，电流镜IO的另一端、电阻R1的一端、MN8的漏极和栅极以及放大电路中NMOS管MN6的栅极共联于节点D，MN8的源极与MN9的漏极和栅极共联，MN9的源极及电阻R1的另一端相接于AVSS端，通过电阻R1拉低D点电压至0，关断NMOS管MN6，同时抬高NMOS管MN6的漏极电压，关断基本电路输出的PMOS管MP8，拉低输出电压。

2.根据权利要求1所述电源上下电的防过冲电路，其特征在于：所述输入差分对管由电流源和PMOS管MP1、MP2相接构成，其中电流源一端与基本电路的AVDD端相接，电流源的另一端与MP1、MP2共源共联，MP1的漏极与放大电路中NMOS管MN3的源极、NMOS管MN1的漏极共联于节点A，MP2的漏极与放大电路中NMOS管MN4的源极、NMOS管MN2的漏极共联于节点B。