[发明专利]半导体器件

说明书

提供了一种半导体器件。该半导体器件包括：衬底，包括下布线；蚀刻停止层，在衬底上；层间绝缘层，在蚀刻停止层上；上布线，设置在层间绝缘层中并与下布线分开；以及通路，形成在层间绝缘层和蚀刻停止层中并将下布线与上布线连接，其中通路包括在蚀刻停止层中的第一部分和在层间绝缘层中的第二部分，以及其中通路的第一部分的侧壁包括阶梯构造。

技术领域

本公开涉及半导体器件。

背景技术

随着电子技术的发展，半导体器件的小型化已迅速取得进展。因此，需要制造具有高集成度和低功耗的半导体芯片。为此，诸如布线的电路元件之间的间距变得更小，因而可能存在泄漏问题。此外，为了制造具有高集成度和低功耗的半导体芯片，布线层的高宽比增加。已进行了各种研究以形成具有增加的高度比而没有缺陷的布线层。

发明内容

本公开的方面提供了能够抑制下布线与通路之间的泄漏的半导体器件。

根据本发明构思的一些实施方式，提供了一种半导体器件，其包括：衬底，包括下布线；蚀刻停止层，在衬底上；层间绝缘层，在蚀刻停止层上；上布线，设置在层间绝缘层中并与下布线分开；以及通路，形成在层间绝缘层和蚀刻停止层中并将下布线与上布线连接，其中通路包括在蚀刻停止层中的第一部分和在层间绝缘层中的第二部分，以及其中通路的第一部分的侧壁阶梯式增大。

根据本发明构思的一些实施方式，提供了一种半导体器件，其包括：衬底，包括下布线；蚀刻停止层，包括顺序地堆叠在衬底上的下蚀刻停止图案和上蚀刻停止图案；层间绝缘层，在上蚀刻停止图案上；沟槽，形成在层间绝缘层中和在蚀刻停止层中以暴露下布线；通路，用于填充由层间绝缘层的一部分和蚀刻停止层限定的沟槽；以及上布线，设置在通路上并连接到通路，并且用于填充沟槽，其中，在下蚀刻停止图案与上蚀刻停止图案之间的边界处，由下刻蚀停止图案限定的沟槽的宽度小于由上刻蚀停止图案限定的沟槽的宽度。

根据本发明构思的一些实施方式，提供了一种半导体器件，其包括：衬底，包括下布线；蚀刻停止层，包括顺序地堆叠在衬底上的第一至第三蚀刻停止图案；层间绝缘层，设置在第三蚀刻停止图案上；上布线，设置在层间绝缘层中并与下布线分开；以及通路，形成在层间绝缘层和蚀刻停止层中并将下布线与上布线连接，其中第一蚀刻停止层图案和第三蚀刻停止图案包括相同的材料，以及其中第二蚀刻停止图案包括与第一蚀刻停止图案和第三蚀刻停止图案的材料不同的材料。

根据本发明构思的一些实施方式，提供了一种半导体器件，其包括：衬底，包括下布线；蚀刻停止层，包括顺序地堆叠在衬底上的下刻蚀停止图案和上刻蚀停止图案；层间绝缘层，设置在上蚀刻停止图案上；上布线，设置在层间绝缘层中并包括沿第一方向延伸的长边；以及通路，形成在层间绝缘层中和在蚀刻停止层中并将下布线与上布线连接，其中，在下蚀刻停止图案与上蚀刻停止图案之间的边界处，下蚀刻停止图案中的通路沿第一方向的第一宽度小于上蚀刻停止图案中的通路沿第一方向的第二宽度。

附图说明

通过参照附图详细描述本公开的示例性实施方式，本公开的以上及另外的方面和特征将变得更加明显，附图中：

图1是示出根据本公开的一些示例性实施方式的半导体器件的布局的图；

图2是根据一实施方式的沿图1的线A-A'截取的剖视图；

图3是沿图2的线C-C'截取的俯视图；

图4是图2的区域I的放大图；

图5是沿图2的线D-D'截取的俯视图；

图6是根据一实施方式的沿图1的线A-A'截取的剖视图；

图7至10分别是根据实施方式的沿图1的线B-B'截取的剖视图；

图11是根据实施方式的沿图1的线A-A'截取的剖视图；

图12是图11的区域J的放大图；