[发明专利]一种分离栅MOSFET器件结构及其制造方法

说明书

本发明属于半导体器件的制造技术领域，涉及一种分离栅MOSFET器件结构，包括有源区，有源区内包括若干个相互并联的器件元胞单元，器件元胞单元包括第一导电类型衬底及第一导电类型漂移区，在第一导电类型漂移区的上部设有第二导电类型阱区，在第二导电类型阱区间设有第一类型沟槽及位于第一类型沟槽两侧的第二类沟槽，且沟槽均从第一导电类型漂移区表面延伸到其内部，在第一类型沟槽内填充有分离栅多晶硅、厚氧化层及掩蔽氧化层，在第二类沟槽内填充有栅极多晶硅及栅氧化层，栅极多晶硅的内侧与厚氧化层邻接；本发明该器件的制作工艺简单，光刻次数少，成本较低，同时分离栅器件沟槽宽度和深度容易控制，器件耐压性能更好，且具有更低的导通电阻。

技术领域

本发明涉及一种功率半导体器件及制造方法，尤其是一种分离栅MOSFET器件结构及其制造方法，属于半导体器件的制造技术领域。

背景技术

沟槽功率MOSFET是继平面VDMOS之后新发展起来的一种高效开关器件，由于其有输入阻抗高，驱动电流小，开关速度快，高温特性好等优点被广泛应用于电力电子领域。 高击穿电压，大电流，低导通电阻是功率MOSFET最为关键的指标，击穿电压和导通电阻直接相关，在MOSFET设计过程中，不能同时获得高击穿电压和低导通电阻，需要在两者之间相互平衡。

如图1所示，为了尽可能的获得较高的击穿电压和较低的导通电阻，一种新型分离栅结构MOSFET器件应运而生，其相比普通沟槽MOSFET结构，主要特点是增加了一个与源极短接的深沟槽分离栅，然后利用分离栅之间的横向电场起到提高器件耐压的作用。

但是这种分离栅结构MOSFET器件有如下缺点：

1）通常采用7次光刻，分别为：沟槽光刻版，分离栅多晶光刻版，有源区光刻版，源极注入光刻版，栅极多晶硅光刻版，孔光刻版，金属层光刻版，制作成本较高；

2）栅极多晶硅沟槽是通过腐蚀厚氧化层形成，厚氧化层需要一次较长时间的氧化层生长过程，工艺时间长，成本高。而且氧化层太厚会影响分离栅多晶硅对N型外延层的反型效果，从而影响横向电场的建立，器件的耐压水平也会受到影响。

3）从结构中可以看出，栅极栅氧化层的两边，一边为单晶硅，一边为多晶硅，当制作低Vth器件时，用到的栅氧化层很薄，很容易因为氧化层缺陷导致栅极和源极漏电。

发明内容

本发明的目的是克服现有技术中存在的不足，提出了一种分离栅MOSFET器件结构及其制造方法，该器件的制作工艺简单，光刻次数少，分离栅器件沟槽宽度和深度容易控制，器件耐压性能更好，且具有更低的导通电阻。

为实现以上技术目的，本发明的技术方案是：一种分离栅MOSFET器件结构，包括有源区，所述有源区内包括若干个相互并联的器件元胞单元，所述器件元胞单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型漂移区，在所述第一导电类型漂移区的上部设有第二导电类型阱区，其特征在于，在所述第二导电类型阱区间设有第一类型沟槽及位于所述第一类型沟槽两侧的第二类沟槽，且所述第一类型沟槽和第二类沟槽均从第一导电类型漂移区表面延伸到其内部，在所述第一类型沟槽内填充有分离栅多晶硅、包裹所述分离栅多晶硅的厚氧化层及盖封在所述分离栅多晶硅上的掩蔽氧化层，在所述第二类沟槽内填充有栅极多晶硅及位于栅极多晶硅外侧的栅氧化层，所述栅极多晶硅的内侧与厚氧化层邻接。

进一步地，所述第一类型沟槽和第二类沟槽上覆盖有绝缘介质层，所述绝缘介质层上覆盖有源极金属，在所述第二导电类型阱区内的上部设有第一导电类型源极区，所述源极金属填充在第一导电类型源极区间的接触孔内，所述源极金属与第一类型沟槽内的分离栅多晶硅电连接。

进一步地，所述第一导电类型源极区与第二类沟槽邻接，所述源极金属通过绝缘介质层与第二类沟槽内的栅极多晶硅隔离。

进一步地，所述第一类型沟槽的深度大于第二类沟槽深度，所述第二类沟槽的深度不小于第二导电类型阱区的结深。