[发明专利]肖特基二极管及其制作方法

说明书

本发明实施例提供一种肖特基二极管及其制作方法，所述肖特基二极管包括：硅外延片，中部形成有至少一个沟槽，所述硅外延片的位于所述中部相对两侧的边沿分别形成有第一缺口和第二缺口；氧化层；多晶硅层；介质层；阳极金属层，所述阳极金属层的相对两侧的边沿分别形成有第三缺口和第四缺口，所述阳极金属层的位于所述第三缺口与所述肖特基接触孔之间的区域以及位于所述第四缺口与所述肖特基接触孔之间的区域分别形成有至少一个开孔，所述第三缺口、所述第四缺口和所述开孔贯穿所述阳极金属层、且位于所述氧化层的正上方；阴极金属层；所述肖特基接触孔在所述硅外延片上的投影覆盖所述至少一个沟槽。本发明实施例可以优化器件耐压。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种肖特基二极管以及一种肖特基二极管的制作方法。

背景技术

肖特基二极管通常是高频电子应用的更为理想的选择，由于它们具有高开关速度和低正向(导通状态)压降，其低正向导通能量损耗非常关键。但是直到最近，大多数应用的硅基肖特基二极管都受到了低于100V的工作电压的限制。一直以来，肖特基二极管的反向阻断电压都受到了比200V低得多的电压的限制。这部分是由于当反向阻断能力接近200V时，肖特基二极管的正向压降或正向导通电压将接近PIN二极管的正向压降，使之在应用中的效率更低。因此，需要提出一种能够优化器件耐压的肖特基二极管及其制作方法。

发明内容

为解决上述问题，本发明提供一种肖特基二极管及其制作方法，可以优化器件耐压。

本发明实施例提供的一种肖特基二极管，包括：硅外延片，所述硅外延片的中部形成有至少一个沟槽，所述硅外延片的位于所述中部相对两侧的边沿分别形成有第一缺口和第二缺口；氧化层，覆盖所述至少一个沟槽的表面以及所述第一缺口和所述第二缺口的表面；多晶硅层，填充所述至少一个沟槽的除所述氧化层之外的空间；介质层，设置于所述硅外延片和所述氧化层的上表面；阳极金属层，设置于所述介质层上且延伸至肖特基接触孔内以覆盖所述肖特基接触孔的底部，其中，所述肖特基接触孔贯穿所述介质层、且在所述硅外延片上的投影覆盖所述至少一个沟槽，所述阳极金属层的相对两侧的边沿分别形成有第三缺口和第四缺口，所述阳极金属层的位于所述第三缺口与所述肖特基接触孔之间的区域以及位于所述第四缺口与所述肖特基接触孔之间的区域分别形成有至少一个开孔，所述第三缺口、所述第四缺口和所述开孔贯穿所述阳极金属层、且位于所述氧化层的正上方；以及阴极金属层，设置于所述硅外延片的下表面。

在本发明其中一个实施例中，所述硅外延片包括硅衬底和设置于所述硅衬底上的硅外延层。

在本发明其中一个实施例中，所述至少一个沟槽、所述第一缺口和所述第二缺口形成于所述硅外延层。

在本发明其中一个实施例中，所述至少一个沟槽的底部最低点、所述第一缺口的底部最低点和所述第二缺口的底部最低点距离所述硅外延层的上表面的距离为1～2.5微米。

在本发明其中一个实施例中，所述至少一个沟槽所包括所述沟槽的的数目为多个，且任意相邻的两个所述沟槽之间的间距相等。

在本发明其中一个实施例中，任意相邻的两个所述沟槽之间的间距为1～2.75微米。

在本发明其中一个实施例中，位于所述第三缺口与所述肖特基接触孔之间的所述开孔的数目以及位于所述第四缺口与所述肖特基接触孔之间的所述开孔的数目为多个。

在本发明其中一个实施例中，所述氧化层的材质为二氧化硅，所述介质层的材质为等离子体增强正硅酸乙酯。

在本发明其中一个实施例中，所述阳极金属层的材质为钛，所述阴极金属层的材质为钛、镍或银。