[发明专利]一种基于FPGA的多路串口管理装置及方法

权利要求书

1.一种基于FPGA的多路串口管理装置，其特征在于：包括一FPGA、一外部选择器、一第一串行接口、一TTL电平转换芯片以及一CPU组；所述外部选择器以及CPU组均与所述FPGA连接；所述TTL电平转换芯片的一端与所述第一串行接口连接，另一端与所述FPGA连接。

2.如权利要求1所述的一种基于FPGA的多路串口管理装置，其特征在于：所述FPGA包括一第二串行接口、一第三串行接口组、一拨码值读取接口、一译码器以及一I2C接口；所述第二串行接口的一端与所述TTL电平转换芯片连接，另一端与所述译码器连接；所述第三串行接口组的一端与所述译码器连接，另一端与所述CPU组连接；所述拨码值读取接口的输入端与所述外部选择器连接，输出端与所述CPU组连接；所述I2C接口与所述CPU组连接。

3.如权利要求2所述的一种基于FPGA的多路串口管理装置，其特征在于：所述译码器上设有一第一寄存器、一第二寄存器以及一第三寄存器。

4.如权利要求1所述的一种基于FPGA的多路串口管理装置，其特征在于：所述外部选择器为拨码开关、波段开关或者微动开关。

5.如权利要求1所述的一种基于FPGA的多路串口管理装置，其特征在于：所述第一串行接口为RS232接口。

6.如权利要求1所述的一种基于FPGA的多路串口管理装置，其特征在于：所述TTL电平转换芯片为TTL232芯片。

7.如权利要求1所述的一种基于FPGA的多路串口管理装置，其特征在于：所述CPU组包括一主CPU以及复数个辅CPU；所述主CPU以及辅CPU均与所述FPGA连接。

8.一种基于FPGA的多路串口管理方法，其特征在于：所述方法需使用如权利要求1至7任一所述的的管理装置，所述方法包括根据外部选择器进行串口选通，包括如下步骤：

步骤S1、FPGA给第三寄存器赋第一初始值；

步骤S2、拨动外部选择器选择需要通信的串口；

步骤S3、拨码值读取接口读取外部选择器的电平信号，并对外部选择器的电平信号进行去抖动处理，并判断外部选择器的电平信号是否有效，若有效，则进入步骤S6；若无效，将第三寄存器的值加一，并进入步骤S4；

步骤S4、判断第三寄存器的值是否超过设定的阈值，若未超过，则进入步骤S2；若超过，则给第三寄存器赋第一初始值，生成错误事件，并进入步骤S5；

步骤S5、错误事件上报主CPU，并结束流程；

步骤S6、将外部选择器的电平信号传送至译码器，译码器将电平信号转换为需选通的串口序号，并将需选通的串口序号存储至第一寄存器中；同时，将通信信号切换至对应序号的串口，判断该串口是否正常通信，若外部物理串口与所切换的内部串口正常通信，通信完成后结束流程；若无法正常通信，生成错误事件，则进入步骤S5。

9.如权利要求8所述的一种基于FPGA的多路串口管理方法，其特征在于：所述方法还包括后台轮询当前非活动串口，包括如下步骤：

步骤S10、FPGA给第二寄存器赋第二初始值，并判断第二寄存器的值与第一寄存器的值是否相等，若不相等，则向当前轮询的串口发送查询指令，并进入步骤S20；若相等，则进入步骤S30；

步骤S20、FPGA判断当前轮询的串口的返回内容，若返回内容为命令正确应答，则进入步骤S30；若未返回命令正确应答，则向主CPU发送INT中断，向主CPU以及当前活动的串口报告当前轮询的串口故障；

步骤S30、FPGA将第二寄存器值加一，并判断第二寄存器值是否超过总串口数，若超过，则进入步骤S10；

若未超过，则判断第一寄存器的值是否发生改变，若发生改变，则进入步骤S10；若未发生改变，则结束流程。