[发明专利]一种基于FPGA的多路串口管理装置及方法

说明书

本发明提供了一种基于FPGA的多路串口管理装置及方法，包括一FPGA、一外部选择器、一第一串行接口、一TTL电平转换芯片以及一CPU组；所述外部选择器以及CPU组均与所述FPGA连接；所述TTL电平转换芯片一端与所述第一串行接口连接，另一端与所述FPGA连接。本发明的优点在于：减少了串口外接数量，可及时上报串口故障，降低了设备的维护成本。

技术领域

本发明涉及一种串口管理装置及方法，特别指一种基于FPGA的多路串口管理装置及方法。

背景技术

通过串口进行调试是设备日常维护中常用的调试方式，对于具有多个串口的大型设备，在设备的内部往往具有多个子系统，分别对应各自用于调试的串口。现有技术中，对于具有多个子系统的设备，通常在主板上设有多个串口，然而对于设备整体而言，由于结构或外观的限制，无法将多个串口同时外接。

在无法将多个串口同时外接的情况下，当个别子系统需要进行维护时，存在有如下两种方法：其一是采用telnet方式进行访问，其二是打开机箱，连接对应的串口进行维护。但是这两种方法存在有如下缺陷：方法一中，若子系统网口无法通讯或telnet服务默认未开启，则无法在外部对子系统进行访问；方法二中，打开机箱增大了维护的成本，而且当设备内部的子系统的串口出现故障时，不能及时上报具体哪个串口存在故障。

经检索，申请日为2016.01.28，申请号为201610058904.9的中国发明专利公开了一种基于FPGA的多路串口通信系统及方法，该发明中FPGA的每一路串口与一个锁存器一一对应连接；每一个可读写存储芯片连接至少一个锁存器；利用锁存器分时段接收第一地址信号和第一业务数据，即一一对应的锁存器与串口之间可利用相同的信号线分时段传输第一地址信号和第一业务数据，可减少信号线的使用数量。该发明存在有如下问题：每一路串口对应一个锁存器，结构复杂；利用相同的信号线分时段传输数据，但是并未减少需外接的串口数量。

发明内容

本发明要解决的技术问题之一，在于提供一种基于FPGA的多路串口管理装置，通过该装置来减少串口外接数量，及时上报串口故障，降低维护成本。

本发明是这样实现的：一种基于FPGA的多路串口管理装置，包括一FPGA、一外部选择器、一第一串行接口、一TTL电平转换芯片以及一CPU组；所述外部选择器以及CPU组均与所述FPGA连接；所述TTL电平转换芯片的一端与所述第一串行接口连接，另一端与所述FPGA连接。

进一步地，所述FPGA包括一第二串行接口、一第三串行接口组、一拨码值读取接口、一译码器以及一I2C接口；所述第二串行接口的一端与所述TTL电平转换芯片连接，另一端与所述译码器连接；所述第三串行接口组的一端与所述译码器连接，另一端与所述CPU组连接；所述拨码值读取接口的输入端与所述外部选择器连接，输出端与所述CPU组连接；所述I2C接口与所述CPU组连接。

进一步地，所述译码器上设有一第一寄存器、一第二寄存器以及一第三寄存器。

进一步地，所述外部选择器为拨码开关、波段开关或者微动开关。

进一步地，所述第一串行接口为RS232接口。

进一步地，所述TTL电平转换芯片为TTL232芯片。

进一步地，所述CPU组包括一主CPU以及复数个辅CPU；所述主CPU以及辅CPU均与所述FPGA连接。

本发明要解决的技术问题之二，在于提供一种基于FPGA的多路串口管理方法，通过该方法来根据外部选择器进行串口选通，减少外接串口数量，后台轮询当前非活动串口，及时上报故障。

本发明是这样实现的：一种基于FPGA的多路串口管理方法，所述方法需使用如上述管理装置，所述方法包括根据外部选择器进行串口选通，包括如下步骤：

步骤S1、FPGA给第三寄存器赋第一初始值；