[发明专利]浮栅的制作方法和分裂栅闪存有效
| 申请号： | 201810882364.5 | 申请日： | 2018-08-06 |
| 公开（公告）号： | CN109103082B | 公开（公告）日： | 2020-09-11 |
| 发明（设计）人： | 黄冲;李志国 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/265 | 分类号： | H01L21/265;H01L21/285;H01L21/28;H01L21/67;H01L27/11521;H01L29/423 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 制作方法 分裂 闪存 | ||
1.一种浮栅的制作方法，其特征在于，包括
建立样本：在炉管中采用低压化学气相淀积工艺在晶圆上生长多晶硅，并对该多晶硅进行相同剂量的离子注入作为浮栅，采集炉管中各位置的晶圆形成闪存器件后在高电平时的沟道电流值，建立晶圆在炉管中各位置对应的样本沟道电流值；
离子注入剂量调配：在炉管中采用低压化学气相淀积工艺在后续批次晶圆上生长多晶硅，并对该多晶硅进行离子注入作为浮栅时，根据炉管中各位置样本沟道电流值调整后续批次晶圆在炉管中各位置的离子注入剂量，以使后续批次晶圆在炉管中各位置生长的浮栅在形成闪存器件时，具有一致性稳定的沟道电流值。
2.如权利要求1所述的浮栅的制作方法，其特征在于，当样本沟道电流值较小时，提高晶圆在炉管中对应位置的多晶硅离子注入剂量。
3.如权利要求1所述的浮栅的制作方法，其特征在于，当样本沟道电流值较大时，减少晶圆在炉管中对应位置的多晶硅离子注入剂量。
4.如权利要求1所述的浮栅的制作方法，其特征在于，所述炉管为石英管。
5.如权利要求1所述的浮栅的制作方法，其特征在于，所述闪存器件为分裂栅闪存。
6.如权利要求1所述的浮栅的制作方法，其特征在于，在炉管中采用低压化学气相淀积工艺在晶圆上生长浮栅，还包括为炉管提供热量的加热装置。
7.如权利要求1所述的浮栅的制作方法，其特征在于，所述样本沟道电流值为采用多个批次的晶圆在炉管中采用低压化学气相淀积工艺生长浮栅时采集的沟道电流值。
8.如权利要求1所述的浮栅的制作方法，其特征在于，所述沟道电流为闪存器件中位于浮栅和控制栅之下沟道的电流。
9.如权利要求1所述的浮栅的制作方法，其特征在于，所述炉管采用型号为TEL Alpha的炉管。
10.一种分裂栅闪存，其特征在于，包括浮栅，所述浮栅采用如权利要求1至9中任一项所述的浮栅的制作方法形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810882364.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
