[发明专利]浮栅的制作方法和分裂栅闪存

说明书

本发明提供浮栅的制作方法和分裂栅闪存，该方法包括建立样本：在炉管中采用低压化学气相淀积工艺在晶圆上生长多晶硅，并对该多晶硅进行相同剂量的离子注入作为浮栅，采集炉管中各位置的晶圆形成闪存器件后在高电平时的沟道电流值，建立晶圆在炉管中各位置对应的样本沟道电流值；离子注入剂量调配：在炉管中采用低压化学气相淀积工艺在后续批次晶圆上生长多晶硅浮栅时，根据炉管中各位置样本沟道电流值调整后续批次晶圆在炉管中各位置的离子注入剂量，以使后续批次晶圆在炉管中各位置生长的浮栅在形成闪存器件时，具有一致性稳定的沟道电流值。本发明能够稳定沟道电流，提高分裂栅闪存的编程性能和擦除性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种浮栅的制作方法和分裂栅闪存。

背景技术

在半导体器件的制造工艺中，一般需要通过炉管对晶圆进行热生长工艺形成相应的薄膜层。对于分裂栅闪存等非易失性存储器而言，浮栅(Floating Gate，FG)常采用多晶硅(Poly)在炉管中使用低压化学气相淀积(LPCVD)工艺生长而成。其炉管为石英管，同时在多个位置采用相同剂量的多晶硅对多个批次的晶圆进行加工。由于炉管内位置的差异，会导致不同位置的热预算(Thermo Budget)不同，尤其是在炉管远离气源的一端由于热预算的差异而导致位于该位置的多片晶圆形成的浮栅在高电平时沟道电流偏低，从而导致浮栅的耦合电压偏低，从而影响了分裂栅闪存的编程和擦除性能。其中沟道电流，是指位于分裂栅闪存中浮栅和控制栅之下的沟道电流。图1是在炉管内沉积浮栅的工艺结构示意图，炉管10外围的为加热装置20，炉管10内各位置区放置的为晶圆30。图2是为炉管内各位置对应的沟道电流值的采集图，其横坐标P表示晶圆在炉管中的位置，纵标记Ir/mA表示该晶圆形成闪存器件时对应位置的沟道电流值。请参考图1和图2，例如硅储存技术公司(SiliconStorage Technology，SST)的自对准浮栅的分裂栅闪存，在采用上述炉管10工艺加工时，远离气源一端P6位置的晶圆30在形成闪存的浮栅时，其沟道电流相比于其它位置(P1至P5)偏低，从而导致闪存浮栅的耦合电压变低，从而影响到了分裂栅闪存的编程和擦除性能。

发明内容

本发明所要解决的技术问题是，克服以上不足，提供了一种浮栅的制作方法和分裂栅闪存，以稳定沟道电流，提高闪存器件的编程性能和擦除性能。

为了解决上述技术问题，本发明提供浮栅的制作方法，包括

建立样本：在炉管中采用低压化学气相淀积工艺在晶圆上生长多晶硅，并对该多晶硅进行相同剂量的离子注入作为浮栅，采集炉管中各位置的晶圆形成闪存器件后在高电平时的沟道电流值，建立晶圆在炉管中各位置对应的样本沟道电流值；

离子注入剂量调配：在炉管中采用低压化学气相淀积工艺在后续批次晶圆上生长多晶硅，并对该多晶硅进行相同剂量的离子注入作为浮栅时，根据炉管中各位置样本沟道电流值调整后续批次晶圆在炉管中各位置的离子注入剂量，以使后续批次晶圆在炉管中各位置生长的浮栅在形成闪存器件时，具有一致性稳定的沟道电流值。

进一步的，本发明提供的浮栅的制作方法，当样本沟道电流值较小时，提高晶圆在炉管中对应位置的多晶硅离子注入剂量。

进一步的，本发明提供的浮栅的制作方法，当样本沟道电流值较大时，减少晶圆在炉管中对应位置的多晶硅离子注入剂量。

进一步的，本发明提供的浮栅的制作方法，所述炉管为石英管。

进一步的，本发明提供的浮栅的制作方法，所述闪存器件为分裂栅闪存。

进一步的，本发明提供的浮栅的制作方法，在炉管中采用低压化学气相淀积工艺在晶圆上生长浮栅，还包括为炉管提供热量的加热装置。

进一步的，本发明提供的浮栅的制作方法，所述样本沟道电流值为采用多个批次的晶圆在炉管中采用低压化学气相淀积工艺生长浮栅时采集的沟道电流值。