[发明专利]具有电阻可变存储器件的半导体存储器系统及其驱动方法有效
申请号: | 201810884637.X | 申请日: | 2018-08-06 |
公开(公告)号: | CN109727618B | 公开(公告)日: | 2023-04-11 |
发明(设计)人: | 郑承奎;权正贤;申原圭;洪道善 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10;G11C7/20 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 许伟群;李少丹 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 电阻 可变 存储 器件 半导体 存储器 系统 及其 驱动 方法 | ||
1.一种半导体存储器系统,包括:
数据确定电路,其被配置为基于输入数据的逻辑电平来输出改变信号;以及
调度器,其被配置为响应于所述改变信号来改变写入命令的生成时段,
其中,所述调度器包括:时间选择电路,其被配置为接收第一写入恢复时间和第二写入恢复时间,以及当所述改变信号被使能时以所述第二写入恢复时间输出所述写入命令,所述改变信号在所述输入数据的所有逻辑电平彼此相等时被使能,所述第二写入恢复时间比所述第一写入恢复时间短。
2.根据权利要求1所述的半导体存储器系统,其中,所述数据确定电路被配置为:当所述输入数据的所有逻辑电平彼此相等时,将所述改变信号使能。
3.根据权利要求2所述的半导体存储器系统,其中,所述数据确定电路包括:复位确定电路,其被配置为当所述输入数据中的每一个具有第一逻辑电平时输出所述改变信号。
4.根据权利要求2所述的半导体存储器系统,其中,所述数据确定电路包括:设置确定电路,其被配置为当所述输入数据中的每一个具有第二逻辑电平时输出所述改变信号。
5.根据权利要求4所述的半导体存储器系统,其中,所述数据确定电路还包括:
信号选择电路,其被配置为响应于从所述设置确定电路输出的所述改变信号,将反相输入数据传送到存储单元阵列;以及
信息储存电路,其被配置为储存指示响应于所述改变信号所述反相输入数据已被传送到存储单元阵列的信息。
6.根据权利要求2所述的半导体存储器系统,其中,所述数据确定电路包括:
复位确定电路,其被配置为当所述输入数据中的每一个具有第一逻辑电平时输出第一改变信号;
设置确定电路,其被配置为当所述输入数据中的每一个具有第二逻辑电平时输出第二改变信号;以及
改变信号输出电路,其被配置为当所述第一改变信号和所述第二改变信号中的任何一个被使能时输出所述改变信号。
7.根据权利要求6所述的半导体存储器系统,其中,所述数据确定电路还包括:
信号选择电路,其被配置为响应于从所述设置确定电路输出的所述第二改变信号,将反相输入数据传送到存储单元阵列;以及
信息储存电路,其被配置为储存指示响应于所述第二改变信号所述反相输入数据已被传送到所述存储单元阵列的信息。
8.根据权利要求1所述的半导体存储器系统,其中,所述数据确定电路包括:选择性阻止电路,其被配置为当所述输入数据是当前输入数据时,在先前输入数据与所述当前输入数据相同时阻止所述当前输入数据向存储单元阵列的传送。
9.根据权利要求8所述的半导体存储器系统,其中,所述数据确定电路还包括:
缓冲器电路,其被配置为临时储存所述先前输入数据;以及
比较电路,其被配置为通过比较储存在所述缓冲器电路中的所述先前输入数据和所述当前输入数据来输出比较信号,以及
其中,所述选择性阻止电路响应于所述比较信号而被选择性地驱动。
10.根据权利要求1所述的半导体存储器系统,其中,所述调度器还包括:
定时检查电路,其被配置为基于从所述时间选择电路输出的信号来改变所述写入命令的生成时段;以及
命令发生电路,其被配置为响应于定时检查电路的输出信号来输出所述写入命令。
11.根据权利要求1所述的半导体存储器系统,还包括:数据发生电路,其被配置为响应于测试模式信号生成具有彼此相等的逻辑电平的所述输入数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810884637.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储元件
- 下一篇:一种在手机上录制收音机音频数据的系统