[发明专利]半导体存储器件及其编程方法

说明书

一种半导体存储器件的编程方法包括以下步骤：在第n编程循环中，将第一编程脉冲施加至第一存储器单元组、将第二编程脉冲施加至第二存储器单元组、以及判断第一存储器单元组中的第一快单元和第一慢单元；以及在第n+1编程循环中，将第一编程脉冲增加了步进电压的第三编程脉冲施加至第一存储器单元组中的第一快单元，以及将第二编程脉冲增加了步进电压的第四编程脉冲施加至第一存储器单元组中的第一慢单元和第二存储器单元组。

本申请是于2014年02月18日向中华人民共和国国家知识产权局提交的申请号为201410054311.6、发明名称为“半导体存储器件及其编程方法”的中国发明专利申请的分案申请。

技术领域

各种实施例总体而言涉及半导体存储器件及其编程方法。

背景技术

半导体存储器件是利用由例如硅(Si)、锗(Ge)、砷化镓(GaAs)、或磷化铟(InP)构成的半导体所实现的储存器件。半导体存储器件可以分成易失性存储器件或非易失性存储器件。

易失性存储器件在断电时不能保留其储存的数据。易失性存储器件包括：静态随机存取存储器(SRAM)器件、动态RAM(DRAM)器件、同步DRAM(SDRAM)器件等。非易失性存储器件即使在断电时也能保留其储存的数据。非易失性存储器件可以包括：只读存储器(ROM)器件、可编程ROM(PROM)器件、电可编程ROM(EPROM)器件、电可擦除可编程ROM(EEPROM)器件、快闪存储器件、相变RAM(PRAM)器件、磁性RAM(MRAM)器件、阻变RAM(RRAM)器件、铁电RAM(FRAM)器件等。快闪存储器件可以分成或非(NOR)型或与非(NAND)型。

半导体存储器件的集成度随着时间的发展而逐步地提高。然而，随着半导体存储器件的集成度提高，在半导体存储器件的操作中产生如下问题，诸如相邻的单元之间耦接、由编程干扰引起的较宽阈值电压分布宽度、或者为了减小阈值电压分布宽度而增加的编程时间。

发明内容

各种实施例涉及一种具有窄阈值电压分布并且减少编程时间的半导体存储器件。

根据本发明的一个实施例的半导体存储器件的编程方法包括以下步骤：在第n编程循环中，将第一编程脉冲施加至第一存储器单元组、将第二编程脉冲施加至第二存储器单元组、以及判断第一存储器单元组中的第一快单元和第一慢单元；以及在第n+1编程循环中，将第一编程脉冲增加了步进电压的第三编程脉冲施加至第一存储器单元组中的第一快单元，以及将第二编程脉冲增加了步进电压的第四编程脉冲施加至第一存储器单元组中的第一慢单元和第二存储器单元组。

根据本发明的一个实施例的半导体存储器件包括：存储器单元阵列，包括与多个字线耦接的多个存储器单元；以及外围电路，适用于：在编程操作期间，在第n编程循环中将第一编程脉冲施加至与第一存储器单元组耦接的第一字线、将第二编程脉冲施加至与第二存储器单元组耦接的第二字线、以及判断第一存储器单元组中的第一快单元和第一慢单元，所述外围电路适用于：在第n+1编程循环中将第一编程脉冲增加了步进电压的第三编程脉冲施加至第一字线之中的与第一快单元耦接的字线，以及将第二编程脉冲增加了步进电压的第四编程脉冲施加至第一字线之中的与第一慢单元耦接的字线和第二字线。

根据本发明的一个实施例的半导体存储器件的编程方法包括以下步骤：在第n编程循环中，将第一编程脉冲施加至存储器单元，以及判断存储器单元之中的快单元和慢单元；以及在第n+1编程循环中，将验证电压作为偏置电压施加至与快单元耦接的位线，以及将第一编程脉冲增加了步进电压和验证电压之和的第二编程脉冲施加至存储器单元。

附图说明

图1是说明根据本发明的一个实施例的存储器件的框图；

图2是说明图1中所示的多个存储块中的任意一个的框图；

图3是说明根据本发明的一个实施例的半导体存储器件的编程方法的流程图；