[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件，其包括衬底、形成在衬底上的沟槽、形成在所述沟槽底部的第一导电类型的补偿层、形成在补偿层上的第一氧化层、形成在第一氧化层上的引线层、形成在所述沟槽侧壁的至少一个具有第二导电类型的第一注入区及至少一个具有第一导电类型的第二注入区、第一电极及第二电极，所述第一注入区与所述第二注入区间隔设置，所述沟槽侧壁的顶部为第二注入区，所述第一电极通过所述引线层与所述第一注入区电连接，所述第二电极与所述补偿层电连接。本发明还提供一种半导体器件的制造方法，所述半导体器件既减少了集成面积的浪费，增强了耐压能力降低了制造成本，同时也有利于半导体器件或电路的布局。

技术领域

本发明属于半导体器件制造工艺技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到静电放电(ESD)以及其他一些电压浪涌的影响，甚至导致致命的伤害。瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，由于从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器(TVS)通常用来保护敏感电路受到浪涌的冲击。

基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。具体可以采用防静电二极管来实现。但是由于当前的防静电二极管为平面结构，对于某些器件或电路，若要增加二极管的保护电压，需要串联更多的二极管以实现分压，这对于面积的浪费不可避免，同时也不利于器件或电路的布局。

发明内容

针对现有方法的不足，本发明提供一种半导体器件及其制造方法，提出一种具有垂直结构的串联二极管及其制造工艺，该串联二极管结构及工艺简单，具有耐压性能强的特点，来解决背景技术中的不足。

为实现上述目的，本发明采用以下技术方案。

一种半导体器件，其包括衬底、形成在所述衬底上的沟槽、形成在所述沟槽的底部的第一导电类型的补偿层、形成在所述补偿层上的第一氧化层、形成在所述第一氧化层上的引线层、形成在所述沟槽的侧壁的至少一个具有第二导电类型的第一注入区及至少一个具有第一导电类型的第二注入区、第一电极及第二电极，所述第一注入区与所述第二注入区间隔设置，所述第一注入区通过所述引线层与所述第一电极电连接，所述沟槽的侧壁的顶部为第二注入区，所述第二电极与所述补偿层电连接。

本发明的有益效果为：通过引入底部第一导电类型的补偿层，相当于在沟槽底部额外引入了耐压层，沟槽侧壁依次注入第二导电类型形成第一注入区和第一导电类型形成第二注入区，第一注入区和第二注入区间隔设置相当于形成多个串联二极管，当半导体器件反偏时，将二极管置于半导体器件中实现分压达到防静电的效果。

附图说明

图1为本发明的半导体器件的结构示意图；

图2至图10为本发明的半导体器件的制造方法的过程图；

图11为本发明的半导体器件的制造方法的流程图。

图中：半导体器件1；衬底10；沟槽40；补偿层41；第一氧化层42；引线层43；第一注入区44；第二注入区45；第二氧化层46；第三氧化层47；二极管48；第一电极50；第二电极60。

具体实施方式

下面结合附图和实施例进一步具体说明本发明的技术方案。