[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，包括:

第一阵列结构，所述第一阵列结构包括第一衬底、位于所述第一衬底上的第一栅叠层结构、以及贯穿所述第一栅叠层结构的多个第一沟道柱；

第二阵列结构，堆叠在所述第一阵列结构上方，所述第二阵列结构包括第二衬底、位于所述第二衬底上的第二栅叠层结构、以及贯穿所述第二栅叠层结构的多个第二沟道柱，以及

互连结构，位于所述第一阵列结构和所述第二阵列结构之间并且包括多条位线，

其中，所述多个第二沟道柱分别穿过所述第二衬底连接至所述多条位线，以及经由所述多条位线连接至所述多个第一沟道柱中的相应一个沟道柱，

所述3D存储器件还包括：

CMOS电路，位于所述第一衬底中；

第一绝缘层，用于围绕绝缘区域，所述第一栅叠层结构和所述第二栅叠层结构位于所述绝缘区域的外部；

第一绝缘叠层结构和第二绝缘叠层结构，位于所述绝缘区域的内部，并且分别与所述第一栅叠层结构和所述第二栅叠层结构相对应；以及

第一导电通道，位于所述绝缘区域的内部，从所述第一衬底向上延伸，依次贯穿所述第一绝缘叠层结构、所述第二衬底、所述第二绝缘叠层结构，到达所述第二阵列结构的顶部，

其中，所述第一导电通道提供所述CMOS电路与外围电路之间的电连接。

2.根据权利要求1所述的3D存储器件，其中，所述第一栅叠层结构和所述第二栅叠层结构分别包括交替堆叠的多个栅极导体层和多个层间绝缘层，并且所述多个栅极导体层图案化为台阶状，从而形成台阶区域，在所述台阶区域提供字线的电连接区。

3.根据权利要求2所述的3D存储器件，其中，在所述第一阵列结构中，所述多个第一沟道柱位于所述第一栅叠层结构的中间区域，在所述第二阵列结构中，所述多个第二沟道位于所述第二栅叠层结构的中间区域。

4.根据权利要求2所述的3D存储器件，其中，所述第一阵列结构还包括位于所述台阶区域的多个第一伪沟道柱，所述多个第一伪沟道柱贯穿所述第一栅叠层结构中的一部分栅极导体层且未连接至所述多条位线，所述第二阵列结构还包括位于所述台阶区域的多个第二伪沟道柱，所述多个第二伪沟道柱贯穿所述第二栅叠层结构中的一部分栅极导体层且未连接至所述多条位线。

5.根据权利要求1所述的3D存储器件，其中，所述第一导电通道包括多个导电柱组成的阵列。

6.根据权利要求1所述的3D存储器件，还包括：

第二导电通道，位于所述绝缘区域的外部，包括导电柱以及围绕导电柱的第二绝缘层，所述第二导电通道从所述第一衬底向上延伸，依次贯穿所述第一栅叠层结构、所述第二衬底、所述第二栅叠层结构，到达所述第二阵列结构的顶部，

其中，所述第二导电通道提供所述第一衬底和所述第二衬底中的公共源区与源极线之间的电连接。

7.根据权利要求6所述的3D存储器件，还包括：栅线缝隙，用于将所述第一栅叠层结构和所述第二栅叠层结构中的栅极导电层分割成多条栅线。

8.根据权利要求7所述的3D存储器件，其中，所述第二导电通道位于所述栅线缝隙中。

9.根据权利要求2所述的3D存储器件，其中，所述第一栅叠层结构中的多个栅极导体层与所述多个第一沟道柱形成多个选择晶体管和多个存储晶体管，所述第二栅叠层结构中的多个栅极导体层与所述多个第二沟道柱形成多个选择晶体管和多个存储晶体管。

10.根据权利要求2所述的3D存储器件，其中，所述互连结构还包括：

第三绝缘层，所述多条位线形成在所述第三绝缘层中；以及

第三导电通道，所述第三导电通道穿过所述第三绝缘层，使得所述多条位线经由所述第三导电通道连接至所述多个第一沟道柱中的相应一个沟道柱中。