[发明专利]包括通路插塞的半导体器件

说明书

一种半导体器件包括设置在衬底上的下绝缘层。导电图案形成在下绝缘层中。中间绝缘层设置在下绝缘层和导电图案上。通路控制区域形成在中间绝缘层中。上绝缘层设置在中间绝缘层和通路控制区域上。通路插塞形成为穿过通路控制区域并连接到导电图案。通路控制区域具有比中间绝缘层低的蚀刻速率。

技术领域

实施方式涉及包括通路插塞的半导体器件和形成该半导体器件的方法。

背景技术

随着半导体器件的集成密度的增加，用于电连接多个有源/无源元件的互连技术面临各种限制。已经尝试了多层互连技术以提高集成效率。

发明内容

实施方式涉及一种半导体器件，其包括设置在衬底上的下绝缘层、形成在下绝缘层中的导电图案、设置在下绝缘层和导电图案上的中间绝缘层、形成在中间绝缘层中的通路控制区域、设置在中间绝缘层和通路控制区域上的上绝缘层、以及构造为穿过通路控制区域并连接到导电图案的通路插塞。通路控制区域具有比中间绝缘层低的蚀刻速率。

实施方式还涉及一种半导体器件，其包括设置在衬底上的下绝缘层、形成在下绝缘层中的多个导电图案、设置在下绝缘层和所述多个导电图案上的中间绝缘层、形成在中间绝缘层中的多个通路控制区域、设置在中间绝缘层和所述多个通路控制区域上的上绝缘层、以及形成在所述多个通路控制区域之间并连接到选自所述多个导电图案之中的一个导电图案的通路插塞。所述多个通路控制区域的每个布置在所述多个导电图案中的两个相邻导电图案之间，并且所述多个通路控制区域具有比中间绝缘层低的孔隙率。

实施方式还涉及一种半导体器件，其包括设置在衬底上的下绝缘层、形成在下绝缘层中的导电图案、设置在下绝缘层和导电图案上的中间绝缘层、形成在中间绝缘层中的通路控制区域、设置在中间绝缘层和通路控制区域上的上绝缘层、构造为穿过通路控制区域并连接到导电图案的通路插塞、形成在上绝缘层中并连接到通路插塞的上互连。通路控制区域包括具有比中间绝缘层低的蚀刻速率的材料。

实施方式还涉及一种形成半导体器件的方法，该方法包括在衬底上形成下绝缘层以及在下绝缘层中形成导电图案。中间绝缘层在下绝缘层和导电图案上形成。通路控制区域使用选择性致密化工艺在中间绝缘层中形成。上绝缘层在中间绝缘层和通路控制区域上形成。通路插塞被形成以穿过通路控制区域并连接到导电图案。通路控制区域具有比中间绝缘层低的蚀刻速率。

附图说明

通过参照附图详细描述示例实施方式，特征对本领域技术人员将变得明显，附图中：

图1至8示出根据示例实施方式的半导体器件的剖视图。

图9至31示出根据示例实施方式的形成半导体器件的方法中的阶段的剖视图。

具体实施方式

图1至4是根据示例实施方式的半导体器件的剖视图。

参照图1，半导体器件可以包括衬底21、下绝缘层33、第一阻挡金属层34、多个导电图案35、盖层36、蚀刻停止层42、粘合(glue)层45、中间绝缘层46、多个通路控制区域47、上绝缘层56、通路孔62H、沟槽64T、第二阻挡金属层65、籽晶层66和上导电层67。第二阻挡金属层65、籽晶层66和上导电层67可以在通路孔62H内构成通路插塞71，并且在沟槽64T内构成上互连72。

多个导电图案35可以在下绝缘层33中形成为彼此间隔开。多个导电图案35的侧表面可以被第一阻挡金属层34围绕。盖层36可以形成在多个导电图案35上。蚀刻停止层42、粘合层45、中间绝缘层46和上绝缘层56可以顺序地堆叠在下绝缘层33和盖层36上。