[发明专利]用于模拟人工智能芯片的数据处理的方法和装置

权利要求书

1.一种用于模拟人工智能芯片的数据处理的方法，其中，所述人工智能芯片包括至少一个模块，所述方法包括：

获取待处理的比特组序列和所述人工智能芯片的硬件规范信息，其中，所述硬件规范信息包括指令解析规则、支持的指令集合、所述指令集合中的指令涉及的模块的模块信息；

根据所述指令解析规则从所述比特组序列中解析出至少一个指令；

对于所述至少一个指令中的指令，根据该指令涉及的模块的模块信息预测该指令的模拟结束时间，响应于检测到当前模拟时间到达该指令的模拟结束时间，模拟执行该指令；

其中，所述根据该指令涉及的模块的模块信息预测该指令的模拟结束时间，包括：

根据该指令涉及的模块的模块信息模拟该指令被执行的过程；

根据模拟该指令被执行的过程确定该指令的完成时间；

根据当前模拟时间和所述完成时间确定该指令的模拟结束时间；

其中，所述根据模拟该指令被执行的过程确定该指令的完成时间，包括：

根据该指令所涉及的模块的硬件结构信息确定该指令所涉及的模块的内部处理时间；

根据该指令所涉及的模块的模块之间交互的协议信息将该指令执行过程中各模块之间的交互分解为多次事务，以及确定事务涉及的流水线的时间和排队的时间；

根据该指令所涉及的模块的内部处理时间、指令执行过程中事务涉及的流水线时间、所述排队的时间之和确定该指令的完成时间。

2.根据权利要求1所述的方法，其中，所述模块信息包括以下至少一项：

模块之间的互联信息、模块的硬件结构信息以及模块之间交互的协议信息。

3.根据权利要求1或2所述的方法，其中，所述模拟执行该指令，包括：

调用预设的函数来模拟该指令的功能。

4.根据权利要求1或2所述的方法，其中，所述模拟执行该指令，包括：

将该指令写入共享队列；

从所述共享队列中取出该指令，以及调用预设的函数来模拟该指令的功能。

5.一种用于模拟人工智能芯片的数据处理的装置，其中，所述人工智能芯片包括至少一个模块，所述装置包括：

获取单元，被配置成获取待处理的比特组序列和所述人工智能芯片的硬件规范信息，其中，所述硬件规范信息包括指令解析规则、支持的指令集合、所述指令集合中的指令涉及的模块的模块信息；

解析单元，被配置成根据所述指令解析规则从所述比特组序列中解析出至少一个指令；

模拟单元，被配置成对于所述至少一个指令中的指令，根据该指令涉及的模块的模块信息预测该指令的模拟结束时间，响应于检测到当前模拟时间到达该指令的模拟结束时间，模拟执行该指令；

其中，所述模拟单元进一步被配置成：

根据该指令涉及的模块的模块信息模拟该指令被执行的过程；

根据所述模拟该指令被执行的过程确定该指令的完成时间；

根据当前模拟时间和所述完成时间确定该指令的模拟结束时间；

其中，所述模拟单元进一步被配置成：

根据该指令所涉及的模块的硬件结构信息确定该指令所涉及的模块的内部处理时间；

根据该指令所涉及的模块的模块之间交互的协议信息将该指令执行过程中各模块之间的交互分解为多次事务，以及确定事务涉及的流水线的时间和排队的时间；

根据该指令所涉及的模块的内部处理时间、指令执行过程中事务涉及的流水线时间、所述排队的时间之和确定该指令的完成时间。

6.根据权利要求5所述的装置，其中，所述模块信息包括以下至少一项：

模块之间的互联信息、模块的硬件结构信息以及模块之间交互的协议信息。

7.根据权利要求5或6所述的装置，其中，所述模拟单元进一步被配置成：

调用预设的函数来模拟该指令的功能。

8.根据权利要求5或6所述的装置，其中，所述模拟单元进一步被配置成：

将该指令写入共享队列；

从所述共享队列中取出该指令，以及调用预设的函数来模拟该指令的功能。