[发明专利]用于模拟人工智能芯片的数据处理的方法和装置

说明书

本申请实施例公开了用于模拟人工智能芯片的数据处理的方法和装置。该人工智能芯片包括至少一个模块，该方法的一具体实施方式包括：获取待处理的比特组序列和人工智能芯片的硬件规范信息，其中，硬件规范信息包括指令解析规则、支持的指令集合、指令集合中的指令涉及的模块的模块信息。根据指令解析规则从比特组序列中解析出至少一个指令。对于至少一个指令中的指令，根据该指令涉及的模块的模块信息预测该指令的模拟结束时间，响应于检测到当前模拟时间到达该指令的模拟结束时间，模拟执行该指令。该实施方式能够模拟人工智能芯片内部的时序，根据时序决定执行每条指令的顺序，增加模拟器运行结果与芯片运行结果的一致性。

技术领域

本申请实施例涉及计算机技术领域，具体涉及用于模拟人工智能芯片的数据处理的方法和装置。

背景技术

模拟器的作用是在芯片正式流片之前，替代硬件芯片，用于验证处理器设计功能的完善性(满足预期应用的需求)、实现的正确性(代码是否符合设计预期)。并用于软件栈的开发和上层应用性能的优化。

综上，模拟器需要在功能和性能两方面模拟芯片的行为。功能方面，在给定输入程序的情况下，模拟器的运行结果和芯片的运行结果必须一致。性能方面，模拟器需要输出芯片运行一段给定程序需要的时间(通常用周期数表示)。

现有的模拟器通常需要模拟每条指令执行过程中每个周期流水线上传输的数据，并且仅仅是简单的逐条指令执行，未考虑指令的时序因素。

发明内容

本申请实施例提出了用于模拟人工智能芯片的数据处理的方法和装置。

第一方面，本申请实施例提供了一种用于模拟人工智能芯片的数据处理的方法，其中，人工智能芯片包括至少一个模块，方法包括：获取待处理的比特组序列和人工智能芯片的硬件规范信息，其中，硬件规范信息包括指令解析规则、支持的指令集合、指令集合中的指令涉及的模块的模块信息。根据指令解析规则从比特组序列中解析出至少一个指令。对于至少一个指令中的指令，根据该指令涉及的模块的模块信息预测该指令的模拟结束时间，响应于检测到当前模拟时间到达该指令的模拟结束时间，模拟执行该指令。

在一些实施例中，模块信息包括以下至少一项：模块之间的互联信息、模块的硬件结构信息以及模块之间交互的协议信息。

在一些实施例中，模拟执行该指令，包括：调用预设的函数来模拟该指令的功能。

在一些实施例中，模拟执行该指令，包括：将该指令写入共享队列；从共享队列中取出该指令，以及调用预设的函数来模拟该指令的功能。

在一些实施例中，根据该指令涉及的模块的模块信息预测该指令的模拟结束时间，包括：根据该指令涉及的模块的模块信息模拟该指令被执行的过程。根据模拟该指令被执行的过程确定该指令的完成时间。根据当前模拟时间和完成时间确定该指令的模拟结束时间。

在一些实施例中，根据模拟该指令被执行的过程确定该指令的完成时间，包括：根据该指令所涉及的模块的硬件结构信息确定该指令所涉及的模块的内部处理时间。根据该指令所涉及的模块的模块之间交互的协议信息将该指令执行过程中各模块之间的交互分解为多次事务，以及确定事务涉及的流水线的时间和排队的时间。根据该指令所涉及的模块的内部处理时间、指令执行过程中事务涉及的流水线时间、排队的时间确定该指令的完成时间。

第二方面，本申请实施例提供了一种用于模拟人工智能芯片的数据处理的装置，其中，人工智能芯片包括至少一个模块，装置包括：获取单元，被配置成获取待处理的比特组序列和人工智能芯片的硬件规范信息，其中，硬件规范信息包括指令解析规则、支持的指令集合、指令集合中的指令涉及的模块的模块信息。解析单元，被配置成根据指令解析规则从比特组序列中解析出至少一个指令。模拟单元，被配置成对于至少一个指令中的指令，根据该指令涉及的模块的模块信息预测该指令的模拟结束时间，响应于检测到当前模拟时间到达该指令的模拟结束时间，模拟执行该指令。