[发明专利]芯片封装结构及其制造方法

说明书

本发明公开一种芯片封装结构及其制造方法，所述芯片封装结构包括重分布线路结构层、至少一芯片及封装胶体。重分布线路结构层包括至少一重分布线路、电连接重分布线路的至少一晶体管以及电连接重分布线路与晶体管的多个导电通孔。芯片设置于重分布线路结构层上，且与重分布线路结构层电连接。封装胶体设置于重分布线路结构层上，且至少包覆芯片。另提供一种芯片封装结构的制造方法。

技术领域

本发明涉及一种封装结构及其制造方法，且特别是涉及一种芯片封装结构及其制造方法。

背景技术

因静电放电(Electrostatic Discharge，ESD)产生的原因及其对集成电路放电的方式不同，目前静电放电可区分为人体放电模式(Human-BodyModel，HBM)、机器放电模式(Machine Model，MM)以及元件充电模式(Charged-Device Model，CDM)。为了防止集成电路因静电放电现象而损坏，目前在集成电路中会加入静电放电防护电路的设计。然而，这种作法增加了集成电路的制作工艺复杂度，同时也增加了生产成本。另一种做法是将静电放电防护电路制作于与芯片连接的中介板(interposer)上，但此作法不仅增加了中介板的制造成本，也会增加整体封装结构的厚度。

也就是说，在有限的芯片封装结构中，为了提供芯片或是系统之静电放电防护功能，若仅使用传统的静电放电防护设计方式将会面临无法降低制造成本同时缩减芯片封装结构尺寸的需求。因此，在不增加芯片封装结构尺寸的情况下，如何将静电放电防护功能整合至芯片或系统封装结构中是目前研究人员亟欲解决的问题。

发明内容

本发明的目的在于提供一种芯片封装结构，其具有静电防护的功能且具有较小的封装体积及厚度。

本发明的另一目的在于提供一种芯片封装结构的制造方法，用以制作上述的芯片封装结构。

为达上述目的，本发明的一种芯片封装结构，其包括重分布线路结构层、至少一芯片以及封装胶体。重分布线路结构层包括至少一重分布线路、电连接重分布线路的至少一晶体管以及电连接重分布线路与晶体管的多个导电通孔。芯片设置于重分布线路结构层上，且与重分布线路结构层电连接。封装胶体设置于重分布线路结构层上，且至少包覆芯片。

本发明的一种芯片封装结构的制造方法，至少包括下列步骤。形成重分布线路结构层，其中重分布线路结构层具有彼此相对的第一侧与第二侧。形成重分布线路结构层包括形成至少一晶体管及多个导电通孔于第一侧；以及形成至少一重分布线路以电连接晶体管，其中导电通孔电连接重分布线路与晶体管。翻转重分布线路结构层以设置至少一芯片于重分布线路结构层的第二侧上，其中芯片与重分布线路结构层电连接。形成封装胶体于重分布线路结构层上，以至少包覆芯片。

基于上述，在本发明实施例的芯片封装结构的设计中，重分布线路结构层至少包括重分布线路、晶体管以及导电通孔，其中晶体管与芯片电连接，可以提供静电放电防护功能及/或对于芯片输入信号的调整与选择功能，进而具有简化制作工艺、较小封装体积及厚度与较少制作成本的优势。

为让本发明更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1A至图1H是本发明第一实施例的芯片封装结构的制作方法的剖面示意图；

图2是本发明第二实施例的芯片封装结构的剖面示意图；

图3是本发明第三实施例的芯片封装结构的剖面示意图；

图4是本发明第四实施例的芯片封装结构的剖面示意图；

图5是本发明第五实施例的芯片封装结构的剖面示意图；

图6是本发明第六实施例的芯片封装结构的剖面示意图；

图7是本发明第七实施例的芯片封装结构的剖面示意图；