[发明专利]一种占空比稳定数字控制单级多时钟相位插值器

权利要求书

1.一种占空比稳定数字控制单级多时钟相位插值器，具有输入时钟信号CKI和CKQ，其特征在于，包括：数字控制选择单元、数字相位插值单元和数据选择器；

其中，所述数字控制选择单元提供I_M_SEL、I_N_SEL以及CK_SEL的控制信号；所述输入时钟信号CKI和CKQ构成三种组合信号；所述数字相位插值单元的两个输入端均接同一个时钟CKI或CKQ时，数字相位内插单元提供等量的延时；所述数字相位插值单元的两个输入为CKI和CKQ时，通过电流源单元的个数选择相应的输出相位；所述组合信号、所述I_M_SEL、I_N_SEL做为所述数字相位插值单元的输入；所述数字相位插值单元设置有三个；所述数字相位插值单元的输出和所述CK_SEL做为数据选择器的输入；

所述数字相位插值单元包括：电流源单元、时序控制逻辑电路、MOS管支路；所述输入时钟信号CKI和CKQ做为所述时序控制逻辑电路的输入得到控制信号CK1_D、CKP_D、CKN_D；所述控制信号做为所述MOS管支路的输入；所述MOS管支路包括两条；所述MOS管支路包括两个NMOS管和两个PMOS管；所述NMOS管串联，所述PMOS管串联，再进行串联；两条所述MOS管支路的所述NMOS管和所述PMOS管的连接点进行连接，并与输出电路进行连接；所述电流源单元高电平开启，低电平关闭。

2.根据权利要求1所述的一种占空比稳定数字控制单级多时钟相位插值器，其特征在于，所述时序控制逻辑电路包括缓冲器、或门电路、和与门电路；所述缓冲器、所述或门电路、和所述与门电路的输出分别输入MOS管支路的控制端。

3.根据权利要求1所述的一种占空比稳定数字控制单级多时钟相位插值器，其特征在于，所述电流源单元包括数字控制PMOS电流源单元和数字控制NMOS电流源单元；所述数字控制PMOS电流源单元和所述数字控制NMOS电流源单元均有MOS管连接构成。

4.根据权利要求1所述的一种占空比稳定数字控制单级多时钟相位插值器，其特征在于，所述输出电路包括施密特触发器和电容；所述电容一端与所述施密特触发器连接，另一端接地；所述施密特触发器的输出做为所述数据选择器的输入。