[发明专利]编码方法和使用此方法的存储器存储装置

权利要求书

1.一种编码方法，用于采用使用连氏码的错误校正码设计的存储器存储装置，所述编码方法包括：

接收第一数据或第二数据，其中所述第二数据是所述第一数据的1补数；以及

通过错误校正码编码器，基于所述连氏码执行编码操作，其中所述存储器存储装置包括使用所述连氏码的所述错误校正码编码器，其中所述编码操作包括：

当所接收的是所述第一数据，通过所述错误校正码编码器，依据所述连氏码计算所述第一数据的第一奇偶校验数据，将所述第一数据与所述第一奇偶校验数据交错混合以产生第一码字；以及

当所接收的是所述第二数据，通过所述错误校正码编码器，依据所述连氏码计算所述第二数据的第二奇偶校验数据，将所述第二数据与所述第二奇偶校验数据交错混合以产生第二码字，其中所述第二码字是所述第一码字的1补数，其中所述第二奇偶校验数据是所述第一奇偶校验数据的1补数，

其中由所述连氏码所生成的码字的1补数是由所述连氏码生成的另一码字，

其中所述第一码字的比特数大于所述第一数据的比特数，所述第二码字的比特数大于所述第二数据的比特数。

2.根据权利要求1所述的编码方法，其中各所述第一数据以及所述第一奇偶校验数据为全0模式，并且各所述第二数据以及所述第二奇偶校验数据为全1模式。

3.根据权利要求1所述的编码方法，其中各所述第一数据以及所述第一奇偶校验数据为棋盘模式，并且各所述第二数据以及所述第二奇偶校验数据为反棋盘模式。

4.根据权利要求1所述的编码方法，还包括：

接收第三数据或第四数据，其中所述第四数据是所述第三数据的1补数，其中所述第一数据、所述第二数据、所述第三数据、以及所述第四数据彼此互相不同；

回应于所接收的所述第三数据或所述第四数据，通过使用所述连氏码的所述错误校正码编码器执行所述编码操作，其中所述编码操作还包括：

当所接收的是所述第三数据，根据所述第三数据产生第三码字；以及

当所接收的是所述第四数据，根据所述第四数据产生第四码字，其中所述第四码字是所述第三码字的1补数，

其中所述第三码字的比特数大于所述第三数据的比特数，所述第四码字的比特数大于所述第四数据的比特数。

5.根据权利要求1所述的编码方法，还包括：

将所产生的所述第一码字或所述第二码字写入所述存储器存储装置的存储器阵列。

6.一种存储器存储装置，采用使用连氏码的连氏错误校正码设计，所述存储器存储装置包括：

连接接口，用以耦接于主机系统；

存储器阵列；以及

存储器控制电路，耦接于所述连接接口以及所述存储器阵列，其中所述存储器控制电路用以接收第一数据或第二数据，其中所述第二数据是所述第一数据的1补数，其中所述存储器控制电路包括使用所述连氏码的错误校正码编码器，

其中回应于所接收的所述第一数据或所述第二数据，所述存储器控制电路基于所述连氏码执行编码操作，其中所述编码操作包括：

当所述存储器控制电路接收到所述第一数据，通过所述错误校正码编码器，依据所述连氏码计算所述第一数据的第一奇偶校验数据，将所述第一数据与所述第一奇偶校验数据交错混合以产生第一码字；以及

当所述存储器控制电路接收到所述第二数据，通过所述错误校正码编码器，依据所述连氏码计算所述第二数据的第二奇偶校验数据，将所述第二数据与所述第二奇偶校验数据交错混合以产生第二码字，其中所述第二码字是所述第一码字的1补数，其中所述第二奇偶校验数据是所述第一奇偶校验数据的1补数，

其中由所述连氏码生成的码字的1补数是由所述连氏码产生的另一代码字，

其中所述第一码字的比特数大于所述第一数据的比特数，所述第二码字的比特数大于所述第二数据的比特数。

7.根据权利要求6所述的存储器存储装置，其中各所述第一数据和所述第一奇偶校验数据为全0模式，并且各所述第二数据和所述第二奇偶校验数据为全1模式。