[发明专利]编码方法和使用此方法的存储器存储装置

说明书

本发明提供一种编码方法和使用此方法的存储器存储装置，用于采用连氏错误校正码设计的存储器存储装置，此存储器存储装置包括使用连氏码的错误校正码编码器。所述编码方法包括：接收第一数据或作为第一数据的1补数的第二数据；并且通过错误校正码编码器，基于连氏码执行编码操作。编码操作包括：当所接收到的是第一数据，根据第一数据产生第一码字；以及当所接收到的是第二数据，根据第二数据产生作为第一码字的1补数的第二码字。此外，一种使用此基于连氏码的编码方法的存储器存储装置也被提出。

技术领域

本发明涉及一种存储器存储装置，尤其涉及一种编码方法和使用此方法的存储器存储装置。

背景技术

一般来说，要写入可复写式非易失性存储器的数据可以根据错误校正码(errorcorrecting code，ECC)被编码成码字。从可复写式非易失性存储器读取的码字也可以通过相应的解码过程来处理以恢复成原始的数据。码字通常是数据本身和根据BCH码(Bose-Chaudhuri-Hocquenghem code)、汉明码、具有附加奇偶校验的汉明码(SECDED)、里德-所罗门码(Reed-Solomon code)、或萧氏码(Hsiao code)等所产生的奇偶校验数据的组合。

为了确认非易失性存储器的可靠性或耐久性，测试工程师必须反复循环(cycle)非易失性存储器的每一个存储单元，例如循环地将全1数据和全0数据写入每一个存储单元。有鉴于此，提供一种机制能够在采用错误校正码方法的非易失性存储器上方便地执行这种测试程序有其必要性。

发明内容

因此，本发明提供一种编码方法和使用此编码方法的存储器存储装置。通过所采用的编码方法，一个码字的1补数可以轻易地从同一个使用连氏码的错误校正码编码器来获得，且是作为另一个码字。据此，使用所提供的编码方法的存储器存储装置可以方便地被测试和循环(cycled)。

本发明的实施例提供一种编码方法，用于采用连氏错误校正码设计(scheme)的存储器存储装置的编码方法。存储器存储装置包括使用连氏码的错误校正码编码器。所述编码方法包括：接收第一数据或是作为第一数据的1补数的第二数据；以及基于连氏码，通过错误校正码编码器执行编码操作。所述编码操作包括：当所接收到的是第一数据，根据第一数据产生第一码字；以及当所接收到的是第二数据，根据第二数据产生第二码字，且第二码字为第一码字的1补数。

在本发明的实施例提供了一种存储器存储装置，采用连氏错误校正码设计。所述存储器存储装置包括连接接口、存储器阵列、和存储器控制电路。连接接口用以耦接于主机系统。存储器控制电路耦接于连接接口和存储器阵列，并且用以接收第一数据或作为第一数据的1补数的第二数据。回应于所接收的第一数据或第二数据，存储器控制电路基于连氏码执行编码操作，并且此编码操作包括：当存储器控制电路接收到第一数据，根据第一数据产生第一码字；以及当存储器控制电路接收到第二数据，根据第二数据产生第二码字，且第二码字为第一码字的1补数。

基于上述，通过采用本发明提供的编码方法和存储器存储装置，能够很容易地基于连氏码来产生码字和其1补数。因此，可以容易地循环存储器存储装置的存储单元，并且可以方便地测试存储器存储装置的耐久性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明一实施例的存储器存储装置的方块图；

图2为根据本发明一实施例的连氏码的编码方法的流程图；

图3为根据本发明一实施例的从汉明(38,32,3)改良的连氏码的编码方法的示意图；

图4为根据本发明一实施例的从汉明SECDED改良的连氏码的编码方法的示意图；

图5为根据本发明另一实施例的从BCH(44,32,5)改良的连氏码的编码方法的示意图；