[发明专利]存储器装置及其多数检测器

说明书

本发明提供存储器装置及其多数检测器。多数检测器包括上拉电路、第一开关、第二开关、多数个第一晶体管、多数个第二晶体管以及感测放大电路。上拉电路在一感测期间之前根据一控制信号提供第一电压至第一节点与第二节点。第一开关与第二开关分别在感测期间根据控制信号提供第二电压至第一节点及第二节点。第一晶体管的控制端分别接收数据信号的多个值的其中一者。第二晶体管的控制端分别接收该些值的其中一者的反向值。感测放大电路在感测期间依据第一节点以及第二节点间的电压差来产生感测结果，且感测结果指出该些值中占多数的值。

技术领域

本发明涉及一种存储器装置及其多数检测器，且特别是有关于一种关于具有数据总线反向功能(Data Bus Inversion,DBI)的存储器装置及其多数检测器。

背景技术

在动态存储器的技术领域中，基于传输数据信号的接口会被终端(terminated)于参考接地电压，因此，若所传输的一数据信号中逻辑高电平的位元数越多，所产生的电力消耗会越大。为了减低电力消耗，一种现有的动态存储器采用了数据总线反向(Data BusInversion,DBI)技术，以在当逻辑高电平的位元数占多数时(例如当一个字节(Byte)的8个值中超过一半是1时)，使数据信号的各位元的逻辑电平反向以进行传输。

在判断逻辑高电平的位元数是否占多数的检测动作中，现有技术所提出的多数检测器常需要较多的晶体管而占有较大的布局面积，进而使存储器装置的电力消耗较多，工作效能降低，且增加生产成本。因此，如何降低多数检测器的功耗、所需的晶体管数量及布局面积，为本领域设计者的重要课题。

发明内容

本发明提供一种存储器装置以及其多数检测器，用以指出数据信号中占多数的值。存储器装置的数据总线反向电路根据多数检测器所产生的感测结果输出反向数据信号。

本发明的多数检测器包括上拉电路、第一开关、第二开关、多数个第一晶体管、多数个第二晶体管以及感测放大电路。上拉电路被配置为在一感测期间之前根据一控制信号提供第一电压至第一节点与一第二节点。第一开关耦接在第二电压与第一节点之间，且被配置为在感测期间根据控制信号提供第二电压至第一节点，且第二电压大于第一电压。第二开关耦接在第二电压与第二节点之间，且被配置为在感测期间根据控制信号提供第二电压至第二节点。第一晶体管耦接在第一节点与第三节点之间，且第一晶体管的控制端分别接收数据信号的多个值的其中一者，其中第三节点在感测期间耦接至第三电压，且第三电压小于第一电压。第二晶体管耦接在第二节点与第三节点之间。第二晶体管的控制端分别接收该些值的其中一者的反向值。感测放大电路耦接第一节点以及第二节点，且在感测期间依据第一节点以及第二节点间的电压差来产生感测结果，且感测结果指出该些值中占多数的值。

本发明的存储器装置包括多数个如前述的多数检测器以及数据总线反向电路，数据总线反向电路根据前述的多数检测器所产生的该感测结果输出由该些值的反向值所构成的一反向数据信号。

基于上述，本发明所提出的多数检测器包括耦接在第一节点与第三节点之间的多数个第一晶体管与耦接在第二节点与第三节点之间的多数个第二晶体管，通过上拉电路，使第一节点与第二节点在感测期间之前被拉高至小于第二电压的第一电压，并在感测期间将第一节点与第二节点耦接至第二电压且将第三节点耦接至小于第一电压的第三电压，再通过感测放大电路依据第一节点与第二节点间的电压差来产生感测结果。如此一来，在不需使用大量的晶体管的前提下，可减低多数检测器所需的功率消耗，并加快多数检测器的检测速度，有效提升存储器装置的工作效能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1显示本发明一实施例的多数检测器的示意图；

图2显示本发明一实施例的感测放大电路的示意图；

图3显示本发明一实施例的检测器在读取操作期间的各信号的时序图；