[发明专利]图案化结构的制作方法

说明书

本发明公开一种图案化结构的制作方法，包括下列步骤。在材料层上形成第一图案转移层与第二图案转移层。第二图案转移层的一部分被图案化而成为第一图案。在第一图案的侧壁上形成第一间隙壁。第一图案化转移层被图案化而成为第二图案与第三图案。形成覆盖层覆盖第一图案、第一间隙壁、第二图案与第三图案。移除一部分的覆盖层以暴露出第一图案与第一间隙壁。移除第一间隙壁，并以第一图案以及覆盖层为掩模，对第一图案转移层进行图案化制作工艺。第二图案被图案化制作工艺图案化而成为第四图案。

技术领域

本发明涉及一种图案化结构的制作方法，尤其是涉及一种利用多个图案化制作工艺的图案化结构的制作方法。

背景技术

集成电路(integrated circuit，IC)是通过形成于基底或不同膜层中的图案化特征(feature)构成的元件装置以及内连线结构所建构。在IC的制作过程中，光刻(photolithography)制作工艺为一不可或缺的技术，其主要是将所设计的图案，例如电路布局图案形成于一个或多个光掩模上，然后再通过曝光(exposure)与显影(development)步骤将光掩模上的图案转移至一膜层上的光致抗蚀剂层内，以将此复杂的布局图案精确地转移至半导体芯片上。

随着半导体产业的微型化发展以及半导体制作技术的进步，现有作为广用技术的曝光技术已逐渐接近其极限。因此，目前业界也开发出双重曝光光刻技术来制作更微型化的半导体元件结构。然而，同一层别但位于不同区域的图案化结构可能具有不同的形状、大小或/及密度，而需各自进行不同的光刻制作工艺或/及更复杂的制作方法，进而造成制作工艺复杂化以及成本增加等问题。

发明内容

本发明提供了一种图案化结构的制作方法，利用间隙壁的设置来实现自对准的图案化效果，并整合不同区域上进行的图案化制作工艺，用以达到减少整体使用光掩模数量以及提升制作工艺容许范围(process window)的效果。

本发明的一实施例提供一种图案化结构的制作方法，包括下列步骤。首先，在一材料层上形成一第一图案转移层，并于第一图案转移层上形成一第二图案转移层。对第二图案转移层进行一第一图案化制作工艺，且第二图案转移层的一部分被第一图案化制作工艺图案化而成为一第一图案。在第一图案的侧壁上形成一第一间隙壁。在形成第一间隙壁之后，对第一图案转移层进行一第二图案化制作工艺。第一图案化转移层被第二图案化制作工艺图案化而成为一第二图案与一第三图案，且第二图案形成于材料层与第一图案之间。形成一覆盖层覆盖第一图案、第一间隙壁、第二图案以及第三图案。移除一部分的覆盖层，用以暴露出第一图案与第一间隙壁。移除第一间隙壁。于移除第一间隙壁之后，以第一图案以及覆盖层为掩模，对第一图案转移层进行一第三图案化制作工艺。第二图案被第三图案化制作工艺图案化而成为一第四图案。

附图说明

图1A至图16B为本发明第一实施例的图案化结构的制作方法的示意图，其中

图1A为上视示意图；

图1B为沿图1A中A-A’剖线与B-B’剖线所绘示的剖视图；

图2A为图1A之后的状况示意图；

图2B为沿图2A中A-A’剖线与B-B’剖线所绘示的剖视图；

图3A为图2A之后的状况示意图；

图3B为沿图3A中A-A’剖线与B-B’剖线所绘示的剖视图；

图4A为图3A之后的状况示意图；

图4B为沿图4A中A-A’剖线与B-B’剖线所绘示的剖视图；

图5A为图4A之后的状况示意图；

图5B为沿图5A中A-A’剖线与B-B’剖线所绘示的剖视图；

图6A为图5A之后的状况示意图；