[发明专利]并联MOS晶体管

权利要求书

1.一种电子芯片，包括：

多个第一晶体管，彼此并联电耦合；

多个第一隔离沟槽，所述第一晶体管通过所述第一隔离沟槽彼此分开，所述第一隔离沟槽中的每一个具有深度和最大宽度，其中所述第一隔离沟槽的深度是最大宽度的函数；

第二隔离沟槽，与所述多个第一隔离沟槽相邻，所述第二隔离沟槽所具有的深度大于所述第一隔离沟槽的深度，并且所述第二隔离沟槽所具有的最大宽度大于所述第一隔离沟槽的最大宽度；以及

多个第二晶体管，彼此并联电耦合，其中所述多个第一晶体管一起形成第一等效晶体管，并且所述多个第二晶体管一起形成第二等效晶体管。

2.根据权利要求1所述的电子芯片，其中所述第一晶体管中的每一个包括栅极、源极区域和漏极区域，所述多个第一晶体管的栅极彼此耦合，所述多个第一晶体管的漏极区域彼此耦合，并且所述多个第一晶体管的源极区域彼此耦合。

3.根据权利要求1所述的电子芯片：

其中所述多个第二晶体管通过所述第二隔离沟槽与所述多个第一晶体管分开，并且其中所述第二隔离沟槽的深度独立于所述第二隔离沟槽的最大宽度。

4.根据权利要求1所述的电子芯片，其中所述第一晶体管的沟道宽度是所述第一晶体管的阈值电压的函数。

5.根据权利要求1所述的电子芯片，其中所述第一隔离沟槽具有三角形横截面。

6.一种电子芯片，包括：

多个第一晶体管，彼此并联电耦合；

多个第一隔离沟槽，所述第一晶体管通过所述第一隔离沟槽彼此分开，所述第一隔离沟槽中的每一个具有深度和最大宽度，其中所述第一隔离沟槽的深度是最大宽度的函数；

多个第二晶体管；和

多个第二隔离沟槽，所述多个第二晶体管通过所述第二隔离沟槽彼此分开并与所述多个第一晶体管分开，所述第二隔离沟槽中的每一个具有深度和最大宽度，其中所述第二隔离沟槽的深度独立于第二隔离沟槽的最大宽度，并且

其中所述第一隔离沟槽的深度小于所述第二隔离沟槽的深度。

7.根据权利要求6所述的电子芯片，其中所述第一隔离沟槽的深度大于所述第二隔离沟槽的深度的一半。

8.根据权利要求6所述的电子芯片，其中所述第二晶体管不是彼此并联耦合的。

9.根据权利要求6所述的电子芯片，其中所述第二隔离沟槽的最大宽度是所述第二晶体管之间的电隔离程度的函数。

10.根据权利要求6所述的电子芯片，其中所述第一晶体管和所述第二晶体管具有基本相同的沟道宽度。

11.根据权利要求6所述的电子芯片，其中所述第一隔离沟槽的最大宽度小于所述第二隔离沟槽的最小的最大宽度的一半。

12.一种电子电路，包括：

电子芯片，包括：

彼此并联电耦合的多个第一晶体管；和

多个第一隔离沟槽，所述第一晶体管通过所述第一隔离沟槽彼此分开，所述第一隔离沟槽中的每一个具有深度和最大宽度，其中深度是最大宽度的函数；

第二隔离沟槽，与所述多个第一隔离沟槽相邻，所述第二隔离沟槽所具有的深度大于所述第一隔离沟槽的深度，并且所述第二隔离沟槽所具有的最大宽度大于所述第一隔离沟槽的最大宽度；以及

第二多个第一晶体管，彼此并联电耦合，其中所述多个第一晶体管一起形成第一等效晶体管，并且所述第二多个第一晶体管一起形成第二等效晶体管。

13.根据权利要求12所述的电子电路，

其中所述第二多个第一晶体管通过所述第二隔离沟槽与所述多个第一晶体管隔开，并且其中所述第二隔离沟槽的深度独立于所述第二隔离沟槽的宽度。