[发明专利]3D存储器件及其制造方法

权利要求书

1.一种制造3D存储器件的方法，包括：

在半导体衬底中沉积形成接触层；以及

在所述半导体衬底上形成阵列结构，形成所述阵列结构的步骤包括在所述半导体衬底上方形成栅叠层结构、贯穿所述栅叠层结构的多个沟道柱以及形成多个导电通道，部分所述导电通道贯穿所述栅叠层结构，

其中，所述接触层包括金属硅化物并且分别与形成在所述半导体衬底中的有源区以及所述导电通道接触，

至少部分所述导电通道用于形成所述多个沟道柱的供源极连接。

2.根据权利要求1所述的方法，其中，所述导电通道通过所述接触层与所述有源区形成欧姆接触。

3.根据权利要求1所述的方法，其中，形成所述有源区的步骤包括：

在所述半导体衬底中形成深阱区；

在所述深阱区中形成第一高压阱区并且掺杂类型相反；

在所述半导体衬底中形成与所述第一高压阱区邻接的第二高压阱区，并且所述第二高压阱区与所述第一高压阱区掺杂类型相反；

在所述第一高压阱区中形成第一掺杂区并且掺杂类型相同；以及

在所述第二高压阱区中形成第二掺杂区并且掺杂类型相同。

4.根据权利要求1所述的方法，其中，形成所述接触层的步骤包括：

图案化所述衬底，在所述衬底中形成多个开口；以及

在所述多个开口中沉积所述金属硅化物。

5.根据权利要求4所述的方法，其中，所述开口的深度范围包括0-5μm，所述开口的深度不包括0μm。

6.根据权利要求3所述的方法，其中，形成所述接触层的步骤包括：

在所述第一高压阱区中形成第一接触层；

在所述第一掺杂区中形成第二接触层；以及

在所述第二掺杂区中形成第三接触层。

7.根据权利要求6所述的方法，其中，所述导电通道包括：

第一导电通道，与所述第一接触层接触，用于形成所述多个沟道柱的供源极连接，所述第一导电通道贯穿所述栅叠层结构；

第二导电通道，与所述第二接触层接触，用于形成所述第一掺杂区与外部电路之间的电连接；以及

第三导电通道，与所述第三接触层接触，用于形成所述第二高压阱区与外部电路之间的电连接。

8.根据权利要求1所述的方法，其中，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层。

9.根据权利要求1所述的方法，其中，形成导电通道的步骤包括形成栅线缝隙，用于将所述栅叠层结构中的栅极导电层分割成多条栅线，在所述栅线缝隙中形成导电通道。

10.根据权利要求1所述的方法，其中，形成导电通道的步骤包括：

刻蚀所述阵列结构，形成导电通道孔；以及

在所述导电通道孔中沉积所述导电通道的材料，

其中，所述刻蚀在遇到所述接触层时停止。

11.根据权利要求1-10任一所述的方法，其中，所述接触层的材料包括硅化钨。