[发明专利]一种LATTICE 1032 CPLD的检测方法

说明书

本发明涉及一种LATTICE 1032 CPLD的检测方法，包括寄存器功能测试和基本逻辑功能测试，通过输入时钟信号，检测相应引脚输出的分频信号判断CPLD的寄存器功能是否正常，通过输入输出检测，使用发光二极管判断被测CPLD的IO输入输出功能是否正常。本发明可以实现LATTICE 1032CPLD的元器件筛选和故障检测，很大程度地降低生产过程中的浪费，节约资源，降低成本，本发明操作过程简单，易于操作，具有很好的实用性。

技术领域

本发明涉及CPLD芯片检测领域，具体的说是一种LATTICE 1032 CPLD的检测方法。

背景技术

ISP1032是Lattice公司生产的ISP系列在线可编程器件中的一种，具有体积小、容量大、编程方便，便于在线调试等优点，可实现较大规模的电路设计且可实现编程加密。ISP1032价格较高，尤其是批量采购后缺少元器件筛选过程，无法保证器件的良好性；另一方面，由于ISP1032内部交联过多，若电路中含有多个ISP1032且电路发生故障时，难以将故障定位到某一确定的ISP1032，并且现有文献针对ISP1032的研究多集中在应用层面，无法适用于这些特殊的应用场合，基于此，对CPLD的所有IO口进行输入输出测试，用以保证该芯片功能完好。

发明内容

本发明所要解决的技术问题在于提出了一种LATTICE 1032 CPLD的检测方法，通过设计相关硬件电路和软件程序实现LATTICE 1032 CPLD所有I/O端口输入输出测试，适用于该器件的元器件筛选和故障定位等特殊应用场合，能够有效降低成本且操作简单。

本发明所要解决的技术问题采用以下技术方案来实现：

一种LATTICE 1032 CPLD的检测方法，其特征在于，包括步骤：

s1)寄存器功能测试；

s2)基本逻辑功能测试。

进一步地，所述步骤s1)包括波形输出测试功能，将编写好的程序烧进芯片内，通过程序对板载晶振提供的时钟信号进行分频处理，在相应输出端口输出固定频率的方波，并用示波器进行检测。

进一步地，所述步骤s2)包括电平输出测试功能，通过程序在芯片输入端口输入低/高电平，在输出端口直接输出高/低电平，通过显示LED直观检查。

进一步地，检测过程中对芯片IO进行分组。

进一步地，编号UA的芯片测试接口的奇数I/O口为信号输入端口，偶数I/O口为信号输出端口。

进一步地，编号UB的芯片测试接口的偶数I/O口为信号输入端口，奇数I/O口为信号输出端口。

本发明的有益效果是：

(1)该测试方法可以实现LATTICE 1032CPLD的元器件筛选和故障检测，很大程度地降低生产过程中的浪费，节约资源，降低成本；

(2)操作过程简单，易于操作，具有很好的实用性。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1为本发明的测试流程图；

图2为本发明的测试板功能分布图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面对本发明进一步阐述。

LATTICE 1032CPLD共有84个引脚：64个I/O引脚、4个专用输入引脚、1个复位引脚以及专用的时钟信号输入引脚，由于I/O端口是CPLD的重要组成部分和主要功能引脚，因此该测试方法需涉及所有I/O端口的检测。