[发明专利]高带宽存储系统

说明书

本发明提供一种高带宽存储(HBM)系统，包含高带宽存储装置和逻辑电路。逻辑电路从主机装置接收第一命令且将接收到的第一命令转换成通过第二接口发送到高带宽存储装置的存储器内处理(PIM)命令。从主机装置接收到第一命令时与高带宽存储系统准备好从主机装置接收另一命令时之间的时间是确定性的。逻辑电路还从主机装置接收第四命令和第五命令。第五命令请求时间估计信息，所述时间估计信息和接收到第五命令时与高带宽存储系统准备好从主机装置接收另一命令时之间的时间相关。时间估计信息包含确定性时间段和非确定性时间段的估计时间段。

[相关申请的交叉参考]

本专利申请主张在2017年9月14日提出申请的美国临时专利申请第62/558,726号的优先权、在2017年9月14日提出申请的临时专利申请第62/558,732号的优先权以及在2017年9月14日提出申请的临时专利申请第62/558,741号的优先权，所述各临时专利申请的公开内容全文并入本申请供参考。

技术领域

本文所公开的主题大体来说涉及高带宽存储(HBM)系统，且更具体来说，涉及一种能够在存储器操作中进行确定的处理及不确定的处理以与主机装置接口的系统及协议。

背景技术

新兴应用(比如，深度神经网络)使用大规模的计算及存储能力来对不同的数据集进行训练并以高的准确性进行学习。此外，随着应用(比如，高性能计算(high-performancecomputing，HPC)、图形算法等)变为数据及计算密集型的，能量效率及低延迟成为关键特性。存储器内处理(processing in memory，PIM)能够通过在动态随机存取存储器(dynamicrandom access memory，DRAM)逻辑裸片上排程复杂的操作来解决这些挑战，从而以较低功率技术进程提供额外的计算能力，且还更靠近数据所在的位置。

发明内容

一示例性实施例提供一种高带宽存储(HBM)系统，所述高带宽存储系统可以包含高带宽存储装置和逻辑电路。逻辑电路可以包含能够耦合到主机装置的第一接口和耦合到高带宽存储装置的第二接口。逻辑电路能够接收来自主机装置的第一命令且将接收到的第一命令转换成存储器内处理(PIM)命令，其中存储器内处理命令可通过第二接口发送到高带宽存储装置。从主机装置接收到第一命令的时刻与高带宽存储系统准备好从主机装置接收另一命令的时刻之间的时间可能是确定性的。第一命令可以用于高带宽存储装置中的单个地址上的存储器内处理操作或高带宽存储装置中同一行中的多个地址上的存储器内处理操作。逻辑电路可以进一步接收来自主机装置的用于高带宽存储装置中同一通道中的一个或多个存储体内的存储器内处理操作的第二命令，且从主机装置接收到第二命令的时刻与高带宽存储系统准备好从主机装置接收另一命令的时刻之间的时间可能是确定性的。