[发明专利]高端栅极场效应管的驱动电路及其方法有效

专利信息
申请号: 201810948106.2 申请日: 2018-08-20
公开(公告)号: CN109194316B 公开(公告)日: 2022-04-15
发明(设计)人: 王春华 申请(专利权)人: 南京沁恒微电子股份有限公司
主分类号: H03K17/081 分类号: H03K17/081;H03K17/687
代理公司: 暂无信息 代理人: 暂无信息
地址: 210012 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 高端 栅极 场效应 驱动 电路 及其 方法
【权利要求书】:

1.一种高端栅极场效应管的驱动电路,包括由四个N型场效应管MOS1、MOS2、MOS3和MOS4组成的H型全桥、两第一电压驱动器和两第二电压驱动器,两第一电压驱动器分别与MOS1和MOS3连接,两第二电压驱动器分别与MOS2和MOS4连接,其特征在于,所述MOS1和MOS3的漏极与所述H型全桥的电源电压相连接;所述MOS2和MOS4的源极接地;所述第一电压驱动器能够输出至少三个状态,高电平、低电平和可承受高压的高阻状态;所述MOS1的栅极与MOS4的栅极之间连接有电容C2;所述MOS2的栅极与MOS3的栅极之间连接有电容C1。

2.根据权利要求1所述的高端栅极场效应管的驱动电路,其特征在于,所述可承受高压的高阻状态由浮阱电路实现,所述第一电压驱动器包括驱动器逻辑控制电路、HV NMOS管、HV PMOS管以及浮阱电路;所述HV NMOS管和HV PMOS通过漏极相连,所述HV NMOS管和HVPMOS分别通过栅极与所述驱动器逻辑控制电路相连,所述浮阱电路连接所述HV PMOS管的N阱,以及输出端口和驱动器逻辑控制电路;当输出端口的电压超过HV时,N阱升压,由于N阱反相PN结的作用阻止了高电压向HV倒灌电流,保证了HV驱动器的输出端能够承受高于HV的电压。

3.根据权利要求1-2任一项所述的高端栅极场效应管的驱动电路,其特征在于,

所述MOS1和MOS3的栅极还分别与两第一电压驱动器的输出端IO1和IO3相连接;

所述MOS2和MOS4的栅极还分别与两第二电压驱动器的输出端IO2和IO4相连接;

所述MOS1的源极和MOS2的漏极与负载的一端相连接,所述MOS3的源极和MOS4的漏极与负载的另一端相连接。

4.根据权利要求1所述的高端栅极场效应管的驱动电路,其特征在于,所述电路集成于一块芯片上。

5.根据权利要求1所述的一种高端栅极场效应管的驱动电路的驱动方法,其特征在于,包括如下步骤:设置AHI为一第一电压驱动器的高端输入、AOE为一第一电压驱动器的输出使能、ALI为一第二电压驱动器的低端输入、BHI为另一第一电压驱动器的高端输入、BOE另一第一电压驱动器的输出使能、BLI为另一第二电压驱动器的低端输入、HV为第一电压、LV为第二电压,且满足HV≥LV;

S1、全关闭状态;

AOE=1、AHI=0且BLI=0,使得IO1=0且IO4=0,此期间MOS1、MOS4的栅极电压为0V,MOS1、MOS4关断;BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0;此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断;四个MOS管关断,没有电流流过负载;

S2、给C2充电;

AOE=1、AHI=1且BLI=0,使得IO1=HV且IO4=0;C2两端为HV和0,HV向C2充电,直到C2两端的电压为HV,此时IO1的电压为HV,IO4的电压为0,此期间MOS4的栅极电压为0V,MOS4关断;

BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0;此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断;

三个MOS管关断,没有电流流过负载;

S3、第一端驱动负载;

AOE=0、BLI=1,其中AOE=0使得一第一电压驱动器输出高阻态,BLI=1使得IO4=LV,MOS4导通;C2一端IO1为高阻,另一端IO4跳变到LV;由于C2一端为高阻,所以C2上的电荷会保持,C2两端的电压差仍为HV,IO4电压由0V跳变为LV,使得IO1电压由HV跳变到HV+LV,MOS1导通,此时,负载一端通过MOS1连接HV,另一端通过MOS4连接地,HV向负载提供电流,负载开始工作;

IO1的电压为HV+LV,这个电压比第一电压驱动器的电源电压HV还要高,所以第一电压驱动器在高阻状态下其输出端要能承受高于HV的高电压;

BOE=1、BHI=0且ALI=0,使得IO2=0且IO3=0,此期间MOS2、MOS3的栅极电压为0V,MOS2、MOS3关断;

S4、C1充电;

BOE=1、BHI=1且ALI=0,使得IO3=HV且IO2=0;C1两端为HV和0,HV向C1充电,直到C1两端的电压为HV,此时IO3的电压为HV,IO2的电压为0,此期间MOS2的栅极电压为0V,MOS2关断;

AOE=1、AHI=0且BLI=0,使得IO1=0且IO4=0,此期间MOS1、MOS4的栅极电压为0V,MOS1、MOS4关断;

三个MOS管关断,没有电流流过负载;

S5、第二端驱动负载;

BOE=0、ALI=1,其中BOE=0使得另一第一电压驱动器输出高阻态,ALI=1使得IO2=LV,MOS2导通;C1一端IO3为高阻,另一端IO2跳变到LV;由于C1一端为高阻,所以C1上的电荷会保持,C1两端的电压差仍为HV,IO2电压由0V跳变为LV,使得IO3电压由HV跳变到HV+LV,MOS3导通,此时,负载一端通过MOS3连接HV,另一端通过MOS2连接地,HV向负载提供电流,负载开始工作;

IO3的电压为HV+LV,这个电压比第一电压驱动器的电源电压HV还要高,所以第一电压驱动器在高阻状态下其输出端要能承受高于HV的高电压。

6.根据权利要求5所述的高端栅极场效应管的驱动电路的 驱动方法,其特征在于,当IO1或IO3的电压为HV+LV时,采用浮阱电路以承受高于HV的高电压。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京沁恒微电子股份有限公司,未经南京沁恒微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810948106.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top