[发明专利]全数字高速并行载波同步装置、方法及数字通信接收机

权利要求书

1.一种全数字高速并行载波同步装置，其特征在于，包括：第一和第二数字混频器组、第一和第二低通滤波器组、鉴相器组、环路滤波器和载波数字控制振荡器；其中，

所述第一数字混频器组和第二数字混频器组的信号输入端分别用于接收m路并行中频信号以进行混频处理；

所述第一数字混频器组和第二数字混频器组的输出端分别与对应的第一低通滤波器组和第二低通滤波器组的输入端连接；

所述第一低通滤波器组和第二低通滤波器组的输出端分别与所述鉴相器组相连接；

所述鉴相器组的输出端与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述载波数字控制振荡器的输入端连接；

所述载波数字控制振荡器的余弦载波输出端与所述第一数字混频器组的载波输入端连接，所述载波数字控制振荡器的正弦载波输出端与所述第二数字混频器组的载波输入端连接。

2.根据权利要求1所述的装置，其特征在于，所述鉴相器组，包括顺序连接的m个并行鉴相器、m个并行CIC滤波器和均值计算单元，所述m个并行鉴相器的输入端分别与所述第一低通滤波器组和第二低通滤波器组的输出端连接，所述均值计算单元的输出端与所述环路滤波器的输入端连接。

3.根据权利要求1所述的装置，其特征在于，所述载波数字控制振荡器包括：顺序连接的相位累加器和正弦余弦查找表单元，其中，所述相位累加器的输入端与所述环路滤波器所输出端连接，所述正余弦查找表单元的输出端分别与所述第一数字混频器组和第二数字混频器组连接。

4.根据权利要求1所述的装置，其特征在于，在所述第一和第二数字混频器组之前还包括串并转换模块，用于将串行信号转换成m路并行中频信号。

5.根据权利要求1所述的装置，其特征在于，所述环路滤波器采用二阶有源比例积分结构。

6.根据权利要求5所述的装置，其特征在于，所述环路滤波器的比例常数C₁和积分常数C₂由以下公式确定：

其中ε为阻尼系数，T表示载波数字控制振荡器的频率控制字更新时间周期，K_d为环路增益，为鉴相器组增益K_p与载波数字控制振荡器增益K₀的乘积，ω_n为环路阻尼振荡频率，计算公式为：

阻尼系数ε取值为0.707，环路滤波器的噪声带宽B取值为码元速率的0.001倍。

7.根据权利要求1所述的装置，其特征在于，

所述第一和第二数字混频器组分别包括m个并列数字混频器；

所述第一和第二低通滤波器组分别包括m个并列低通滤波器。

8.一种数字通信接收机，其特征在于，包括权利要求1-7中任一项所述的全数字高速并行载波同步装置。

9.一种全数字高速并行载波同步方法，其特征在于，包括：

将串行信号转换成m路并行信号并输入至并行结构的数字混频器；

将数字混频后的并行数字信号输入至并行结构的低通滤波器；

滤除每路信号中的高频分量后，对外输出m路并行的载波同步后的数字信号，同时将低通滤波后的m路并行信号输入至并行结构的鉴相器；

并行结构的鉴相器分别计算低通滤波后的m路并行信号的相位误差；

分别经过CIC滤波器对所述相位误差进行平滑，再求得m路的平均鉴相误差；

将所述平均鉴相误差输出至环路滤波器，以对所述平均鉴相误差进行滤波并输出相应的相位控制字至载波数字控制振荡器；

所述载波数字控制振荡器根据所述相位控制字查找获得对应的正弦值和余弦值，并输出给所述并行结构的数字混频器。

10.根据权利要求9所述的方法，其特征在于，所述环路滤波器采用二阶有源比例积分结构；所述方法还包括预先确定所述环路滤波器的比例常数C₁和积分常数C₂，其中，

其中ε为阻尼系数，T表示载波数字控制振荡器的频率控制字更新时间周期，K_d为环路增益，为鉴相器组增益K_p与载波数字控制振荡器增益K₀的乘积，ω_n为环路阻尼振荡频率，计算公式为：

阻尼系数ε取值为0.707，环路滤波器的噪声带宽B取值为码元速率的0.001倍。