[发明专利]全数字高速并行载波同步装置、方法及数字通信接收机

说明书

本发明公开一种全数字高速并行载波同步装置，其中，第一、二数字混频器组的信号输入端分别用于接收m路并行中频信号以进行混频处理；第一、第二数字混频器组的输出端分别与对应的第一低通滤波器组和第二低通滤波器组的输入端连接；第一、第二低通滤波器组的输出端分别与鉴相器组相连接；鉴相器组的输出端与环路滤波器的输入端连接，环路滤波器的输出端与载波数字控制振荡器的输入端连接；载波数字控制振荡器的余弦载波输出端与第一数字混频器组的载波输入端连接，载波数字控制振荡器的正弦载波输出端与第二数字混频器组的载波输入端连接。本实施例中的装置能够有效解决当前数字电路和处理器件速度受限的问题。

技术领域

本发明涉及数字通信技术领域，尤其涉及一种全数字高速并行载波同步装置、方法及数字通信接收机。

背景技术

在数字通信接收机中，当对信号进行相干解调或相干检测时，需在接收端采用载波同步算法，提供一个与发射端调制载波同频同相的相干载波，载波同步是通信系统正常工作的前提和基础，常用的载波同步环有：平方环、判决反馈环、Costas环等。其中平方环法要求平方运算，计算量大，会消耗大量FPGA逻辑资源；判决反馈环需要先实现精确的定时同步才能正确的采样判决；而Costas环的同步性能更好，对于噪声和干扰的滤除效果更好。

随着通信、电子等技术的发展，对高速业务的应用需求日益增加，高速信号处理是未来通信系统的发展趋势，然而受限于当前市场上数字信号处理器件处理速度，无法达到足够高的信号处理速度；此外，在高码元速率的高速数字信号的解调过程中，对载波同步的精度要求非常高，因为高码元速率情况下码元周期极短，从而导致系统解调特性对载波抖动特别敏感。

发明内容

本发明实施例提供一种基于Costas环的全数字高速并行载波同步装置、方法及数字通信接收机，用于至少解决上述技术问题之一。

一方面，本发明提供一种全数字高速并行载波同步装置，其包括：第一和第二数字混频器组、第一和第二低通滤波器组、鉴相器组、环路滤波器和载波数字控制振荡器；其中，

所述第一数字混频器组和第二数字混频器组的信号输入端分别用于接收m路并行中频信号以进行混频处理；

所述第一数字混频器组和第二数字混频器组的输出端分别与对应的第一低通滤波器组和第二低通滤波器组的输入端连接；

所述第一低通滤波器组和第二低通滤波器组的输出端分别与所述鉴相器组相连接；

所述鉴相器组的输出端与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述载波数字控制振荡器的输入端连接；

所述载波数字控制振荡器的余弦载波输出端与所述第一数字混频器组的载波输入端连接，所述载波数字控制振荡器的正弦载波输出端与所述第二数字混频器组的载波输入端连接。

在一些实施例中，所述鉴相器组，包括顺序连接的m个并行鉴相器、m个并行CIC滤波器和均值计算单元，所述m个并行鉴相器的输入端分别与所述第一低通滤波器组和第二低通滤波器组的输出端连接，所述均值计算单元的输出端与所述环路滤波器的输入端连接。

在一些实施例中，所述载波数字控制振荡器包括：顺序连接的相位累加器和正弦余弦查找表单元，其中，所述相位累加器的输入端与所述环路滤波器所输出端连接，所述正余弦查找表单元的输出端分别与所述第一数字混频器组和第二数字混频器组连接。

在一些实施例中，在所述第一和第二数字混频器组之前还包括串并转换模块，用于将串行信号转换成m路并行中频信号。

在一些实施例中，所述环路滤波器采用二阶有源比例积分结构。

在一些实施例中，所述环路滤波器的比例常数C₁和积分常数C₂由以下公式确定：