[发明专利]一种存储器的擦除方法和系统

说明书

本发明公开了一种存储器的擦除方法和系统。存储器的擦除方法包括以下步骤：擦除时序C1时向存储单元施加擦除电压；校验时序Y1时向存储单元施加校验电压；若校验失败，在擦除时序C1后则再次向存储单元施加至少两个具有增幅的擦除电压以再次进行校验，擦除电压的增幅D_vers至少包括第一增幅D_vers1和第二增幅D_vers2，D_vers1＞D_vers2，被擦除数据成功的存储单元的数量Q越多，擦除电压的增幅D_vers越小。存储器的擦除方法和系统具有提高存储器寿命的优点。

技术领域

本发明实施例涉及存储器技术领域，尤其涉及一种存储器的擦除方法和系统。

背景技术

存储器时一种在编程时必须用到的元件，如Nand flash存储器，Nand flash存储器是一种非易失存储器，具有改写速度快，存储容量大等优点。而Nand flash存储器擦除操作时，会发生校验失败，每次校验失败后，就需要增加擦除电压的幅值。现有技术中，每次擦除失败，擦除电压增大的幅值都是相等的，在擦除电压接近擦除阈值时，再次增加擦除电压后，会造成擦除电压比擦除阈值大很多的情形，会对存储单元的穿隧氧化膜造成影响，减小存储器的寿命。

因此，如何增加存储器的寿命，就成了存储器技术领域的需求。

发明内容

本发明提供一种存储器的擦除方法和系统，以解决存储器在擦除时寿命降低的技术问题。

第一方面，本发明实施例提供了一种存储器的擦除方法，其包括以下步骤：擦除时序C1时向存储单元施加擦除电压；校验时序Y1时向存储单元施加校验电压；若校验失败，在擦除时序C1后则再次向存储单元施加至少两个具有增幅的擦除电压以再次进行校验，擦除电压的增幅D_vers至少包括第一增幅D_vers1和第二增幅D_vers2，D_vers1＞D_vers2，被擦除数据成功的存储单元的数量Q越多，擦除电压的增幅D_vers越小。

优选地，所述擦除时序C1时向存储单元施加擦除电压时擦除电压的幅值为V_ers，第n次向存储单元施加擦除电压时，所述擦除电压的幅值为V_ers+(n-1)D_vers，其中n为正整数，且n≥1，随着被擦除数据成功的存储单元的数量Q的按阶段增大，D_vers减小。

优选地，所述擦除电压的增幅D_vers还包括第三增幅D_vers3，Q＜num1时，每次校验失败擦除电压的增幅为第一增幅D_vers1，num1≤Q＜num2时，每次校验失败擦除电压的增幅为第二增幅D_vers2，Q≥num2时，每次校验失败擦除电压的增幅为第三增幅D_vers3，num1为被擦除数据成功的存储单元的数量的第一阈值，num2为被擦除数据成功的存储单元的数量的第二阈值。

优选地，所述需要被擦除的存储单元的数量为P，num1占P的40％～60％，num2占P的70％～90％。

优选地，擦除时序C1时，对所有字线施加第一电压，对存储单元的衬底施加擦除电压。

优选地，所述擦除电压的范围是18V～24V。

优选地，校验时序Y1时，对所有字线施加校验电压，将所有位线预充到预充电电压；接着对所有位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若放电后位线的电压都低于所述第一判定电压，则表示校验成功可以结束操作，反之，表示校验失败需再次对存储器进行擦除并进行校验。

优选地，所述校验电压的范围是0V～1V。