[发明专利]基于介质集成悬置线和高介电材料的电容结构

说明书

本发明公开了基于介质集成悬置线和高介电材料的电容结构，包括介质集成悬置线的多层结构，所述多层结构中的一层或多层设置为高介电材料层；所述高介电材料层上设置空腔，且空腔内设置与空腔形状匹配的高介电材料；与高介电材料层相邻的介质层朝向高介电材料层的面上设置金属板。本发明基于介质集成悬置线和高介电材料的电容结构，通过设置上述结构，可以实现在不增大面积的情况下，对电容容值进行调整，从而减小了模块体积，避免了额外的寄生效应的影响。

技术领域

本发明涉及射频微波电路技术领域，具体涉及基于介质集成悬置线和高介电材料的电容结构。

背景技术

在射频电路中，各个模块的体积是一个重要的参数，实现紧凑小体积的电路模块，一方面能够减小整个系统的尺寸，另外一方面也能一定程度的减小成本。常见的电路有分布式电路和集总参数电路，在频率相对较低时，如1GHz以下，电路的尺寸通常较大，这时候采用集总参数电路是一个不错的选择。集中参数可以用现成的分立器件或产品来进行焊接，但对加工以及焊接精度都有一定的要求。另外一方面，可以通过在印制电路板板上设计相关的电路拓扑结构实现近似集总参数电路，比如电感材料高阻抗的螺旋线或者弯曲线，电容采用边缘耦合的交指电容等。

这其中，对于边缘耦合的交指电容，受限于印制电路板加工工艺的限制，线间距难以做到很小使得电容值受限。如果采用宽边耦合结构，能够提高电容值，这种平板电容的形式与中间采用的介质材料以及板间距有关，通过情况下常用的介质材料的介电常数在10以下，如果要实现大容值的电容，还是需要相对较大的面积。另外，对于焊接电容或者印制电路板实现的近似集总参数电容，如果其与相邻电路距离较小，也会带来额外的寄生效应的影响。

现有的射频电容技术在获取大容值电容时，需要相对较大的面积，增大模块体积，同时造成元器件与相邻电路距离较小，带来额外的寄生效应的影响。

发明内容

本发明所要解决的技术问题是现有的射频电容技术在获取大容值电容时，需要相对较大的面积，增大模块体积，同时造成元器件与相邻电路距离较小，带来额外的寄生效应的影响，目的在于提供基于介质集成悬置线和高介电材料的电容结构，解决上述问题。

本发明通过下述技术方案实现：

基于介质集成悬置线和高介电材料的电容结构，包括介质集成悬置线的多层结构，所述多层结构中的一层或多层设置为高介电材料层；所述高介电材料层上设置空腔，且空腔内设置与空腔形状匹配的高介电材料；与高介电材料层相邻的介质层朝向高介电材料层的面上设置金属板。

现有技术中，现有的射频电容技术在获取大容值电容时，需要相对较大的面积，增大模块体积，同时造成元器件与相邻电路距离较小，带来额外的寄生效应的影响。本发明应用时，将具有高介电常数的材料嵌入在多层悬置线内部电路中，利用电路板上的金属层设计成平板电容结构，将高介电材料置于平板电容中间，从而实现较大的电容值。高介电材料的形状可以为方形、圆形或者其他形状，厚度的选择与电容值的大小有关。其他不变因素的情况下，厚度越小，也就平板电容的间距越小，电容值也就越大。本发明通过设置上述结构，可以实现在不增大面积的情况下，对电容容值进行调整，从而减小了模块体积，避免了额外的寄生效应的影响。

进一步的，所述介质集成悬置线的多层结构为五层结构。

进一步的，所述五层结构包括自上而下依次设置的介质层A、介质层B、介质层C、介质层D和介质层E；所述介质层B和介质层D为高介电材料层；所述介质层A朝向介质层B的面上设置金属板；所述介质层C朝向介质层B和介质层D的两个面上均设置金属板；所述介质层E朝向介质层B的面上设置金属板。

本发明应用时，该结构中共有上下两个对称的电容结构，类似于平板电容的形式，为并联的对地电容结构。

进一步的，所述介质层C两个面上的金属板通过贯穿介质层C的金属化通孔连接。