[发明专利]一种分列式电容阵列结构SAR ADC

权利要求书

1.一种分列式电容阵列结构SAR ADC，其特征在于，所述SAR ADC包括高位电容阵列、低位电容阵列以及比较器；所述高位电容阵列和低位电容阵列之间通过一个单位电容相连，高位电容阵列各个电容的上极板均连接采样开关对输入信号Vin进行采样，同时其上极板也连接比较器的输入端；高位电容阵列各个电容的下级板分别通过高位开关阵列连接基准电压VREFP或者VREFN；低位电容阵列各个电容的上极板通过接地开关S_P与地相连，低位电容阵列各个电容的下级板分别通过低位开关阵列连接基准电压VREFP或者VREFN；比较器的另一个输入端接地；其输出端控制高位开关阵列和低位开关阵列的状态。

2.根据权利要求1所述的一种分列式电容阵列结构SAR ADC，其特征在于，所述低位电容阵列包括M个权重电容，其电容值分别为C，2C，…，2^MC；所述高位电容阵列包括N-M-1个权重电容，其电容值分别为C，2C，…，2^N-M-1C；C表示单位电容的大小；N表示分列式电容阵列结构SAR ADC的二进制位数。

3.根据权利要求2所述的一种分列式电容阵列结构SAR ADC，其特征在于，所述高位阵列开关分别对应为S_(M+1),S_(M+2),…，S_(N-1)；所述低位阵列开关分别对应为S₁,S₂,…，S_M。

4.根据权利要求1所述的一种分列式电容阵列结构SAR ADC，其特征在于，所述单位电容的结构包括P衬底、P阱、深N阱、N阱、基准电容以及寄生电容，基准电容的上极板连接寄生电容的上极板，寄生电容的下级板和基准电容的下级板均连接P阱，P阱两侧均为N阱，在P阱和两个N阱的下方为深N阱，深N阱下方连接P衬底P-SUB；其中，N阱连接电源电压VDD，P衬底接地；单位电容的电容值为基准电容与寄生电容之和。

5.根据权利要求1所述的一种分列式电容阵列结构SAR ADC，其特征在于，当所述SARADC处于采样状态时，采样开关和接地开关同时导通，高位电容阵列上极板对输入信号Vin进行采样，低位电容阵列上极板通过接地开关接地。

6.根据权利要求5所述的一种分列式电容阵列结构SAR ADC，其特征在于，当所述SARADC处于逐次逼近状态时，即高位电容阵列开始逐次逼近过程，采样开关断开，接地开关保持导通，高位开关阵列分别依次连接VREFP或者VREFN。

7.根据权利要求6所述的一种分列式电容阵列结构SAR ADC，其特征在于，当高位电容阵列完成逐次逼近过程后，接地开关断开，低位开关阵列分别依次连接VREFP或者VREFN，低位电容阵列开始逐次逼近过程，低位电容阵列完成逐次逼近过程后，开始下一次采样周期。

8.根据权利要求1～7所述的一种分列式电容阵列结构SAR ADC，其特征在于，所述SARADC还包括补偿电容，补偿电容的大小为单位电容；所述补偿电容与低位阵列电容并联，补偿电容的下级板接地。

9.根据权利要求8所述的一种分列式电容阵列结构SAR ADC，其特征在于，所述SAR ADC还包括dummy电容，所述dummy电容为单位电容。