[发明专利]双向高维持电流SCR器件

说明书

本发明提供一种双向高维持电流SCR器件，包括：P型衬底、N型外延层、第一PWELL区、第一N+接触区、第一P+接触区、第二PWELL区、第二N+接触区、第二P+接触区；位于N型外延层上方的NTOP层；第一N+接触区、第一P+接触区通过金属短接形成金属阳极；第二N+接触区、第二P+接触区通过金属短接形成金属阴极，本发明通过在N型外延层上方引入NTOP层来改变电流分布，使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性；为避免器件发生闩锁，可以通过调整NTOP层与第一PWELL区、第二PWELL区之间的间距、NTOP层的厚度来调节维持电流。

技术领域

本发明属于电子科学与技术领域，主要涉及到集成电路片上静电泄放(ElectroStatic Discharge，简称为ESD)防护技术，具体的说是涉及一类同时具有低功耗，强抗闩锁(latch-up) 能力的，用于高压集成电路的ESD防护器件。

背景技术

ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。然而，对于已经完成封装的芯片来说，各个电源/输入/输出引脚就成为人体模型(HBM)，机器模型(MM)，人体金属模型(HMM)等脉冲电流的进入的通道。强的ESD脉冲不仅会造成芯片的硬失效，还会诱发由于ESD防护器件设计不当所带来的各种效应(如latch-up闩锁效应，soft leakage软失效等)。除此之外，在芯片的制造过程中，只有极少数的的ESD失效可以直接检测出来。大部分的ESD损伤并不会对芯片的性能产生明显影响从而通过标准测试，最终进入到客户手中。这类芯片在各种应用场合中“带病工作”，不断的威胁着其所在系统的可靠性。

对于高压集成电路而言，由于类闩锁效应(latch-up like)的存在，LDMOS结构(如图1 所示)通常不能够直接用于ESD防护。而如通过一些方式将LDMOS的维持电压提升至VDD电压以上，以满足ESD防护器件的传统设计窗口。这样的高维持电压设计虽然能够消除latch-up现象，但同时也会提高器件开态时所承受的电压从而提高功率，再加上大电流下克尔克效应的影响，LDMOS本身的鲁棒性会大大降低。

为了使得LDMOS具有高的鲁棒性，多指状版图设计理论上能线性的提高ESD鲁棒性，但由于强snapback的原因在加上工艺误差等影响。每个指条可能不同时开启。因此更多的相关技术(如IEDM中提出的ESD栅极耦合技术)很好的解决了该问题。然而，在有强的ESD要求的高压应用芯片中，ESD器件的面积可能会很大，从而提高制造成本。因此ESD器件版图面积、避免latch-up以及强ESD鲁棒性三者构成了一个难以折中的矛盾关系。即：需要无闩锁工作则会降低鲁棒性，若需要提高无闩锁器件的ESD鲁棒性则需要增加面积。

为了解决此问题，研究结果表明，提高维持电流能够在一定程度上解决器件的类闩锁问题。若电源提供的的最大电流无法保证ESD器件的最低维持电流要求，闩锁效应将不会产生。这就为低维持电压无闩锁ESD防护器件的设计提供了一条新思路。本发明ESD防护器件突破了习惯用的高维持电压设计窗口，提出以高维持电流设计窗口进行器件设计。因此，该器件的维持电压比传统高维持电压的ESD防护器件低，泄放ESD脉冲时的功耗也随之降低，提高了器件的ESD鲁棒性。具体来说，本发明在传统SCR的基础上，在N外延层上方引入NTOP层，实现了触发电压及维持电流可调、泄放功率低、鲁棒性高等特点。

发明内容

本发明要解决的问题是：在工艺一定的情况下，实现ESD器件的准确及快速的触发(触发电压合适)，高的维持电流，低的ESD功耗，高的鲁棒性等特点。

为实现上述发明目的，本发明技术方案如下：