[发明专利]一种端口状态的监测方法与装置

说明书

本公开提供一种端口状态的监测方法应用于网络设备，所述网络设备设有FPGA，所述FPGA与所述网络设备的CPU、PHY芯片相连接，所述方法包括：所述FPGA接收所述CPU的待监测端口配置，从所述配置中，获取所述待监测端口信息，其中所述待监测端口为所述PHY芯片管理；接收所述CPU的端口监测触发使能指令，基于所述待监测端口信息，按预设轮询策略进行查询所述PHY芯片，获取所述待监测端口的端口状态；将所述端口状态保存到所述CPU指定的DMA内存地址。

技术领域

本申请涉及通信技术领域，尤其涉及一种端口状态的监测方法与装置。

背景技术

随着IT(Information Technology，信息技术)行业的不断发展，接入互联网的计算机数量不断增加，从而需要为更多端口密度的交换机来满足端口接入数量和带宽。交换机在流量转发的同时，必须要周期检测数据转发端口的状态，来更新相关路由信息及相关表项，保证流量转发正常。

端口状态等信息通常存在交换机上PHY芯片的寄存器中，需要CPU通过MDIO总线来进行获取。在实际应用中，需要上送CPU处理的业务很多，由于受限于网络拓扑的复杂性、通过系统软件机制进行端口监测等因素的综合影响，使得通过CPU执行监测端口状态时，较大概率存在CPU负荷较高的问题。如何有效降低CPU负荷，提高设备稳定性，十分必要。

发明内容

有鉴于此，本申请提供一种端口状态的监测方法与装置，用以解决在原有需要CPU执行监测端口状态的场景下，较大概率存在CPU负荷较高的问题。

具体地，本申请是通过如下技术方案实现的：

本公开第一方面，一种端口状态的监测方法，所述方法应用于网络设备，所述网络设备设有FPGA，所述FPGA与所述网络设备的CPU、PHY芯片相连接，所述方法包括：所述FPGA接收所述CPU的待监测端口配置，从所述配置中，获取所述待监测端口信息，其中所述待监测端口为所述PHY芯片管理；接收所述CPU的端口监测触发使能指令，基于所述待监测端口信息，按预设轮询策略进行查询所述PHY芯片，获取所述待监测端口的端口状态；将所述端口状态保存到所述CPU指定的DMA内存地址。

结合第一方面，在第一种可能的实现方式中，在所述FPGA将所述端口状态保存到所述CPU指定的DMA内存地址之后，还包括：基于所述待监测端口的当前状态相比其已保存前一次状态判断，若变化，则向CPU发送中断请求，用于触发CPU从所述指的DMA内存地址查找及读取所述端口状态。

结合第一方面，在第二种可能的实现方式中，还包括：所述FPGA接收所述CPU的针对所述待监测端口的锁定使能指令，则停止对所述待监测端口的查询。

结合第一方面，在第三种可能的实现方式中，所述FPGA基于MDIO总线与PHY芯片相连，所述FPGA基于PCI-E总线与CPU相连。

本公开第二方面，提供一种端口状态的监测装置，所述装置应用于网络设备，所述网络设备设有FPGA，所述FPGA与所述网络设备的CPU、PHY芯片相连接，所述装置包括：

配置模块，用于所述FPGA接收所述CPU的待监测端口配置，从所述配置中，获取所述待监测端口信息，其中所述待监测端口为所述PHY芯片管理；用于所述FPGA接收所述CPU的端口监测触发使能指令；

监测模块，用于所述FPGA基于所述待监测端口信息，按预设轮询策略进行查询所述PHY芯片，获取所述待监测端口的端口状态；将所述端口状态保存到所述CPU指定的DMA内存地址。

结合第二方面，在第一种可能的实现方式中，在所述FPGA将所述端口状态保存到所述CPU指定的DMA内存地址之后，还包括：所述监测模块，用于所述FPGA基于所述待监测端口的当前状态相比其已保存前一次状态判断，若变化，则向CPU发送中断请求，用于触发CPU从所述指的DMA内存地址查找及读取所述端口状态。