[发明专利]高压LDMOS器件制作工艺方法及高压LDMOS器件在审
| 申请号： | 201810984597.6 | 申请日： | 2018-08-28 |
| 公开（公告）号： | CN109148589A | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 许昭昭 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 高压LDMOS器件 漂移区 光刻胶形貌 隔离结构 制作工艺 间隔性 注入区 衬底 掺杂 击穿电压 完全打开 制造成本 深N型阱 光刻胶 上端部 上端 深N阱 光刻 涂敷 生长 | ||
1.一种高压LDMOS器件制作工艺方法，其特征在于，包括如下步骤：
步骤1、在P型衬底的上端部选择性注入形成NBL层，在P型衬底上端生长形成P型外延层；
步骤2、涂敷光刻胶，在形成DNW连接到NBL隔离结构中，通过光刻将DNW注入区完全打开；在形成漂移区的注入区采用间隔性部分打开的光刻胶形貌；进行DNW注入，形成深N阱，同时利用DNW注入和间隔性部分打开的光刻胶形貌形成高压LDMOS器件的漂移区；DNW注入完成后，通过热过程使得所述漂移区掺杂分布均匀，且使得该漂移区的掺杂浓度小于深N型阱的掺杂浓度。
2.如权利要求1所述的方法，其特征在于：还包括步骤3，在P型外延层的上部形成STI场氧，STI场氧的下端形成DTI结构，选择性注入在P型外延层的上部形成N阱、P阱，在P型外延层的上端形成栅氧化层和多晶硅层，离子注入形成N型重掺杂，P型重掺杂区。
3.如权利要求1所述的方法，其特征在于：所述深N阱和漂移区，由同一道DNW注入形成。
4.如权利要求1所述的方法，其特征在于：所述高压>100V。
5.一种高压LDMOS器件，其特征在于：具有一深N阱和一漂移区，所述漂移区的DNW注入掺杂浓度小于深N型阱的DNW注入掺杂浓度。
6.如权利要求5所述的器件，其特征在于：所述深N阱和漂移区，由同一道DNW注入形成。
7.如权利要求5所述的器件，其特征在于：所述高压>100V。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810984597.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：沟槽栅MOSFET及制造方法
- 下一篇：半导体器件及其制备方法
- 同类专利
- 专利分类
