[发明专利]高压LDMOS器件制作工艺方法及高压LDMOS器件

说明书

本发明公开了一种高压LDMOS器件制作工艺方法，包括如下步骤：步骤1、在P型衬底的上端部选择性注入形成NBL层，在P型衬底上端生长形成P型外延层；步骤2、涂敷光刻胶，在形成DNW连接到NBL隔离结构中，通过光刻将DNW注入区完全打开；在利用DNW注入形成漂移区的注入区采用间隔性部分打开的光刻胶形貌；进行DNW注入，在DNW连接到NBL隔离结构中形成深N阱，同时利用DNW注入和间隔性部分打开的光刻胶形貌形成高压LDMOS器件的漂移区，该漂移区的掺杂浓度小于深N型阱的掺杂浓度。本发明还公开了一种高压LDMOS器件。本发明能有效提高LDMOS的击穿电压并降低制造成本。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种高压LDMOS(横向扩散金属氧化物半导体晶体管)器件制作工艺方法。本发明还涉及一种高压LDMOS器件。

背景技术

众所周知，击穿电压BV越高，LDMOS器件的漂移区的浓度必须越小，因此在以DNW(Deep N-type Well深N型阱)为漂移区的LDMOS器件中，为提高器件的击穿电压，必须降低DNW注入的剂量。在整个工艺平台中和该LDMOS器件中，DNW是连接隔离结构中NBL(N-typeBuried Layer N型埋层)的一部分；即DNW必须与NBL通过注入和热过程连接上。DNW剂量越小，DNW越难以与NBL连接。因此剂量小的情况下需要增大DNW注入的开口才能保证DNW与NBL连接充分。这样会增加器件的面积不利于降低制造成本。在不降低DNW剂量的情况下能制造更高BV的LDMOS器件有利于提高工艺竞争力，降低制造成本。

图1中，101为P型衬底，102为N型埋层，103为P型外延层，104为P阱，107为栅氧化层和多晶硅层，108为P型重掺杂区，109为N型重掺杂区，110为N阱，111—深N型阱，112—DTI(深沟槽隔离)氧化层，113为STI(浅沟槽隔离)场氧。

发明内容

本发明要解决的技术问题是提供一种高压LDMOS器件制作工艺方法，能有效提高LDMOS的击穿电压并降低制造成本；为此，本发明还要提供一种高压LDMOS器件。

为解决上述技术问题，本发明的高压LDMOS器件制作工艺方法，包括如下步骤：

步骤1、在P型衬底的上端部选择性注入形成NBL层，在P型衬底上端生长形成P型外延层；

步骤2、涂敷光刻胶，在形成DNW连接到NBL隔离结构中，通过光刻将DNW注入区完全打开；在形成漂移区的注入区采用间隔性部分打开的光刻胶形貌；进行DNW注入，形成深N阱，同时利用DNW注入和间隔性部分打开的光刻胶形貌形成高压LDMOS器件的漂移区，；DNW注入完成后，通过热过程使所述漂移区掺杂分布均匀，且使该漂移区的掺杂浓度小于深N型阱的掺杂浓度。

本发明的高压LDMOS器件，具有一深N阱和一漂移区，所述漂移区的DNW注入掺杂浓度小于深N型阱的DNW注入掺杂浓度。

采用本发明的方法，由于高压LDMOS器件的漂移区DNW注入的整体掺杂浓度小于隔离连接结构中DNW的掺杂浓度，而降低漂移区的掺杂浓度可以提高器件的击穿电压，因此本发明能够有效提高LDMOS器件的击穿电压。

本发明的方法无需增加额外的工艺步骤，有利于提高工艺竞争力，降低制造成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是LDMOS器件结构示意图；

图2形成NBL和P型外延层示意图；

图3是形成深N型阱和LDMOS的漂移区示意图；

图4是采用所述高压LDMOS器件制作工艺方法制作的器件结构示意图。

具体实施方式