[发明专利]制造半导体装置的方法

说明书

一种制造半导体装置的方法包含在基板上形成具有交替的多个第一半导体层和多个第二半导体层的堆叠的鳍状结构。多个第一半导体层和多个第二半导体层包含沿第一半导体层和第二半导体层的长度的第二部分的任一侧上的第一部分。多个第一半导体层和多个第二半导体层是由不同的材料形成。移除第一半导体层的第二部分以形成开口。形成掩模层于开口上方的最上层的第二半导体层的第二部分上方。利用来自辐射源的辐射照射第一半导体层和第二半导体层的第一部分，以使来自第一半导体层和第二半导体层的第一部分的材料彼此结合。

技术领域

本揭露涉及制造半导体装置的方法。

背景技术

随着半导体工业进入纳米技术制成节点以追求更高的元件密度、更高的性能和更低的成本，来自制造和设计问题的挑战导致了三维设计的发展，例如包括鳍式场效应晶体管(fin field effect transistor,Fin FET)和栅极全环场效应晶体管的多栅极场效应晶体管(multi-gate field effect transistor,multi-gate FET)。在鳍式场效应晶体管中，栅极电极与通道区域的三个侧表面相邻，并且其间插入栅极介电层。因为栅极结构在三个表面上围绕(包裹)鳍片，所以晶体管基本上具有三个栅极来控制通过鳍片或通道区域的电流。不幸的是，位于通道底部的第四侧远离栅极电极，因此不在栅极紧密地控制之下。相较之下，在栅极全环场效应晶体管中，通道区域的所有侧表面都被栅极电极包围，这将允许在通道区域中更充分的耗尽，并且由于更陡峭的次临界电流摆幅(sub-threshold currentswing,SS)和更小的漏极引发位能障下降(drain induced barrier lowering,DIBL)而导致更少的短通道效应(short-channel effects)。随着晶体管尺寸不断缩小到10至15纳米以下的技术节点，因此需要更进一步改进栅极全环场效应晶体管。

发明内容

本揭露提供一种制造半导体装置的方法，包含：形成鳍状结构于基板上，鳍状结构具有交替的多个第一半导体层和多个第二半导体层的堆叠，其中第一半导体层和第二半导体层包含在沿着第一半导体层和第二半导体层的长度的第二部分的任一侧上的多个第一部分，以及其中第一半导体层和第二半导体层由不同的材料形成；移除第一半导体层的第二部分以形成多个开口；形成掩模层于开口上方的最上层的第二半导体层的第二部分上；当掩模层于开口上方的第二半导体层中的最顶层的第二部分上时，使用来自辐射源的辐射选择性退火第一半导体层和第二半导体层的第一部分，以使来自第一半导体层和第二半导体层的第一部分的材料彼此结合。

本揭露提供另一种制造半导体装置的方法，包含：形成第一半导体层于基板上；形成第二半导体层于第一半导体层上；形成另一个第一半导体层于第二半导体层上；形成另一个第二半导体层于另一个第一半导体层上，其中第一半导体层和第二半导体层由不同的材料形成；图案化半导体层以形成鳍状结构；其中鳍状结构包含一通道区域和在通道区域的每一侧上的多个源极/漏极区域；移除通道区域中一部分的第一半导体层以形成多个开口；形成一掩模层于开口上方的第二半导体层中的最顶层上；以及当掩模层于开口上方的第二半导体层中的最顶层上时，使用一激光选择性地退火第一半导体层和第二半导体层的源极/漏极区域。

本揭露提供另一种制造半导体装置的方法，包含：形成第一半导体层于基板上；形成第二半导体层于第一半导体层上；形成另一个第一半导体层于第二半导体层上，其中第一半导体层和第二半导体层由不同的材料形成；图案化半导体层以形成鳍状结构，其中鳍状结构包含通道区域与在通道区域的每一侧上的多个源极/漏极区域；移除通道区域中与基板相邻的第一半导体层的一第一部分，以形成一第一开口邻近于该基板；移除通道区域中第二半导体层的一第二部分，以在该第一开口上方形成一第二开口；形成一掩模层于第一和第二开口上方的第一半导体层中的最顶层上；以及当掩模层于第一和第二开口上方的第一半导体层中的最顶层上时，使用一激光退火将第一半导体层和第二半导体层的源极/漏极区域。

附图说明