[发明专利]一种超结功率器件终端结构及其制备方法

说明书

一种超结功率器件终端结构及其制备方法，属于半导体功率器件技术领域。本发明通过在超结终端结构的外延层表面设置与外延层掺杂类型相反且直接与主结区相连的表面掺杂区，借此将主结边缘处的表面电场峰值引入终端结构体内，使得终端结构表面电场减小并趋于平坦化分布，也改善了工艺偏差对表面电场的影响，提高器件的击穿电压；同时，通过在超结终端结构边缘区域设置与外延层掺杂类型相反的非均匀掺杂柱区，借此改善了靠近截止环的终端掺杂柱区的不完全耗尽现象，提高了器件的耐压能力和可靠性。另外，该终端结构的制备工艺与元胞区兼容，且简单可控，有利于实现工业化生产。

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种超结功率器件终端结构及其制备方法。

背景技术

功率半导体器件又称为电力电子器件，其结合微电子和电力电子技术构成了电力电子变换装置的核心。超结器件是中高压领域的重要功率器件，该结构的提出突破了单极型功率器件击穿电压与导通电阻之间2.5次方的“硅极限”关系，并由此成为了功率器件发展史的一个重大里程碑。超结功率器件是通过在漂移区中引入交替排列的p柱和n柱，且p柱和n柱遵循电荷平衡的基本原理，由此来显著改善传统功率器件中击穿电压与导通电阻之间的矛盾关系。在阻断状态下，超结器件中p柱和n柱相互完全耗尽，漂移区纵向电场在横向电场的调制下趋于均匀分布。理论上超结器件的击穿电压(耐压能力)仅仅依赖于漂移区的厚度，而与漂移区掺杂浓度无关。因此可以适当提高漂移区的掺杂浓度从而有效降低器件的导通电阻。

由于pn结边缘的曲率效应会造成电场的局部集中，且工艺过程中器件表面可能引入氧化层电荷，而上述两者均会使器件实际的击穿电压低于理想平面pn结的击穿电压。因此，器件的终端结构设计一直是提高器件击穿电压和可靠性的关键技术。传统的高压终端结构包括场限环技术、场板技术、磨角终端技术等，其中，场限环技术通过减小主结处的表面电场来提高器件的击穿电压，制备工艺与元胞制作相兼容，不需要增加多余的工艺步骤，但是场限环结构的终端面积较大。于是结终端延伸(JTE)和横向变掺杂(VLD)等终端结构被相继提出，通过在终端区形成可控的渐变杂质分布区域，实现占用较小终端面积的同时获得较高的耐压能力。

然而，由于超结器件具有特殊的元胞结构和制造工艺，上述传统的高压功率器件终端结构无法适用于超结器件。目前应用较广泛的超结器件终端结构是与其元胞结构一样的，即采用多个等间距的p柱和n柱交替排列、相互耗尽来承受耐压。在处于阻断状态时，这种常规的超结终端表面会出现锯齿形的电场峰值，且任意一个峰值均可能因终端区掺杂柱的宽度、间距、浓度等工艺偏差而显著增大，导致器件终端表面发生击穿而损毁。当大量雪崩击穿电流流经器件表面时，也会对半导体/氧化层界面产生影响，不利于超结功率器件的稳定性和长期可靠性。另外，超结器件终端区的设计与元胞区不同，在考虑纵向电场的同时还需要考虑其横向电场。随着P柱远离元胞区，超结终端区域的横向电场将呈现不均匀分布的现象，表现为越远离元胞区的P柱与N柱之间的反向偏压将越小，P柱也就越不容易被耗尽，这将使超结器件的耐压水平大大降低。

发明内容

鉴于上文所述，本发明针对现有传统超结器件终端表面电场分布不均匀且受工艺偏差影响大以及终端边缘不完全耗尽致使击穿电压降低的问题，提供一种超结功率器件结终端结构，通过在超结终端结构的表面和体内分别设置与主结相连的且具有相同导电类型的表面轻掺杂区以及非均匀分布的体内掺杂柱区，改善终端表面电场分布及边缘区域不完全耗尽现象，由此提高器件的耐压能力以及降低工艺偏差对器件可靠性的影响。本发明还提供了该终端结构的制备方法，制备工艺与元胞区兼容，且操作简单可控。

本发明的技术方案如下：