[发明专利]一种超结MOS型功率半导体器件及其制备方法有效
| 申请号： | 201810990451.2 | 申请日： | 2018-08-28 |
| 公开（公告）号： | CN109119461B | 公开（公告）日： | 2020-09-29 |
| 发明（设计）人： | 张金平;王康;赵阳;罗君轶;刘竞秀;李泽宏;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L21/336;H01L29/78 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 mos 功率 半导体器件 及其 制备 方法 | ||
1.一种超结MOS型功率半导体器件，其元胞结构纵向自下而上包括衬底电极(15)、衬底和第一导电类型半导体漂移区(10)，第一导电类型半导体漂移区(10)表面一侧具有沟槽栅结构，沟槽栅结构包括沟槽栅电极(1)以及其侧面和底面的沟槽栅介质层(2)；第一导电类型半导体漂移区(10)表面另一侧具有第一导电类型半导体漏区(9)，第一导电类型半导体漏区(9)的上表面具有金属化漏极(5)；沟槽栅结构与第一导电类型半导体漏区(9)之间的第一导电类型半导体漂移区(10)中具有深介质沟槽(4)，深介质沟槽(4)与沟槽栅结构之间的第一导电类型半导体漂移区(10)顶层具有第二导电类型半导体体区(8)，其中第二导电类型半导体体区(8)中具有相互独立的第一导电类型半导体源极区(6)和第二导电类型半导体接触区(7)，第一导电类型半导体源极区(6)和第二导电类型半导体体区(8)通过侧面沟槽栅介质层(2)与沟槽栅电极(1)接触，第二导电类型半导体接触区(7)与深介质沟槽(4)直接接触；第一导电类型半导体源极区(6)和第二导电类型半导体接触区(7)的上表面具有金属化源极(3)；金属化源极(3)和沟槽栅电极(1)通过介质层相隔离；其特征在于：
衬底与第一导电类型半导体漂移区(10)之间设置有第一导电类型半导体缓冲层(12)，第一导电类型半导体缓冲层(12)的下表面与衬底的上表面重合，第一导电类型半导体缓冲层(12)的上表面与第一导电类型半导体漂移区(10)的下表面重合；所述第一导电类型半导体漂移区(10)中还设置有第二导电类型半导体柱区(11)，所述第二导电类型半导体柱区(11)沿深介质沟槽(4)横向延伸方向与第一导电类型半导体漂移区(10)交替相接形成三维超结结构，其中第二导电类型半导体柱区(11)与第一导电类型半导体漂移区(10)的上、下表面平齐；所述第二导电类型半导体柱区(11)和第一导电类型半导体漂移区(10)的上表面均与第一导电类型半导体漏区(9)、第二导电类型半导体体区(8)和底面沟槽栅介质层(2)的下表面接触，所述第二导电类型半导体柱区(11)和第一导电类型半导体漂移区(10)的下表面均与第一导电类型半导体缓冲层(12)接触；
第一导电类型半导体漏区(9)下方的第一导电类型半导体漂移区(10)和第二导电类型半导体柱区(11)中以及深介质沟槽(4)下方的第一导电类型半导体漂移区(10)和第二导电类型半导体柱区(11)中分别设置有紧贴深介质沟槽(4)壁面的侧面第一导电类型半导体缓冲层(16)和底面第一导电类型半导体缓冲层(17)；所述侧面第一导电类型半导体缓冲层(16)的掺杂浓度自上而下递减；所述底面第一导电类型半导体缓冲层(17)的掺杂浓度沿金属化漏极(5)至金属化源极(3)方向递减；所述侧面第一导电类型半导体缓冲层(16)的掺杂浓度不小于底面第一导电类型半导体缓冲层(17)的掺杂浓度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810990451.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种超结功率器件终端结构及其制备方法
- 下一篇：一种碳化硅沟槽MOS器件
- 同类专利
- 专利分类
