[发明专利]半导体存储装置

说明书

实施方式的半导体存储装置具备基板、积层体、多个第1部件、以及至少一个第1绝缘部件。所述积层体具有多个电极层，这些电极层设置在所述基板上，在第1方向上相互分开而积层，且在与所述基板的上表面平行的第2方向上延伸。所述第1部件设置在所述积层体内，且在所述第1方向及所述第2方向上延伸。所述第1绝缘部件设置在所述积层体内，且以在所述第2方向上将所述多个电极层分成多个区域的方式，在所述第1方向、及与所述第2方向交叉且与所述基板的上表面平行的第3方向上延伸。

[相关申请案]

本申请案享有以日本专利申请案2018-1537号(申请日：2018年1月9日)作为基础申请案的优先权。本申请案通过参考该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式一般涉及半导体存储装置。

背景技术

三维构造的半导体存储装置具有将包含多个存储单元之存储单元阵列、及驱动电路集成化而成的构造。在存储单元阵列中，在基板上设置着将绝缘层及电极层交替积层而成的积层体，在积层体上形成存储洞。积层体的端部被加工成阶梯状，且将各电极层经由接点而引出至积层体之外。另外，驱动电路位于基板与积层体之间，且经由积层体内的接点而与外部电路等进行电连接。此种半导体存储装置中，具有电极层在一方向较长的构造，从而具有因积层体的积层数的增加、或电极层的间距的缩小而电极层的电阻值变高的问题。

发明内容

本发明的实施方式提供一种电气特性提高的半导体存储装置。

实施方式的半导体存储装置具备基板、积层体、多个第1部件、以及至少一个第1绝缘部件。所述积层体具有多个电极层，这些电极层设置在所述基板上，在第1方向上相互分开而积层，且在与所述基板的上表面平行的第2方向上延伸。所述第1部件设置在所述积层体内，且在所述第1方向及所述第2方向上延伸。所述第1绝缘部件设置在所述积层体内，以在所述第2方向将所述多个电极层分成多个区域的方式，在所述第1方向、及与所述第2方向交叉且与所述基板的上表面平行的第3方向上延伸。

附图说明

图1是表示第1实施方式的半导体存储装置的俯视图。

图2是图1的A1-A2线的剖视图。

图3是表示图2的区域B的放大剖视图。

图4是表示图2的区域C的放大俯视图。

图5是表示图2的区域C的放大剖视图。

图6是表示第1实施方式的变化例的半导体存储装置的一部分的放大俯视图。

图7是表示第1实施方式的变化例的半导体存储装置的一部分的放大俯视图。

图8是表示第1实施方式的半导体存储装置的一部分的放大俯视图。

图9是表示第1实施方式的半导体存储装置的一部分的放大剖视图。

图10是表示第1实施方式的半导体存储装置的俯视图。

图11是表示第2实施方式的半导体存储装置的一部分的放大俯视图。

图12是表示第2实施方式的半导体存储装置的一部分的放大剖视图。

图13是表示第3实施方式的半导体存储装置的一部分的放大俯视图。

图14是表示第3实施方式的半导体存储装置的一部分的放大剖视图。

图15是表示第4实施方式的半导体存储装置的剖视图。

图16是表示第4实施方式的半导体存储装置的一部分的放大俯视图。

图17是表示第4实施方式的半导体存储装置的一部分的放大剖视图。