[发明专利]数据控制电路

权利要求书

1.一种数据控制电路，其特征在于，包括：

输出级电路，配置在第一导电型基底中并输出数据信号，其中所述输出级电路包括第一反相电路，所述第一反相电路的输入端耦接至所述输出级电路的输入端，所述第一反相电路的输出端耦接至所述输出级电路的输出端，其中所述第一反相电路包括：

第一N型晶体管，所述第一N型晶体管的源极端耦接接地电压，所述第一N型晶体管的漏极端耦接至所述输出级电路的输出端，所述第一N型晶体管的栅极端耦接至所述输出级电路的输入端；以及

第一P型晶体管，所述第一P型晶体管的栅极端耦接至所述第一N型晶体管的栅极端，所述第一P型晶体管的漏极端耦接至所述第一N型晶体管的漏极端，所述第一P型晶体管的源极端耦接至系统电压；

开关电路，配置在所述第一导电型基底中，其中所述开关电路的输入端耦接至所述输出级电路的所述输出端，而所述开关电路的输出端耦接至后级电路，其中所述开关电路依据控制信号的控制而决定是否将所述输出级电路的所述数据信号传送至所述后级电路，其中所述开关电路包括：

第二N型晶体管，所述第二N型晶体管的源极端耦接至所述开关电路的输出端，所述第二N型晶体管的漏极端耦接至所述开关电路的输入端，所述第二N型晶体管的栅极端受控于所述控制信号；以及

第二P型晶体管，所述第二P型晶体管的源极端耦接至所述开关电路的输入端，所述第二P型晶体管的漏极端耦接至所述开关电路的输出端；以及阻抗模块，配置在所述输出级电路中，所述阻抗模块包括第二导电型的阻抗晶体管，所述第一导电型与所述第二导电型其中一者为N型另一者为P型，所述阻抗晶体管耦接于所配置的所述输出级电路中的第二导电型晶体管与特定电压之间，以及所述阻抗晶体管的栅极端耦接至固定电压。

2.根据权利要求1所述的数据控制电路，其特征在于所述第一导电型基底是N型基底，以及所述阻抗晶体管与所述第二导电型晶体管是P型晶体管，所述特定电压是所述系统电压。

3.根据权利要求1所述的数据控制电路，其特征在于所述第一导电型基底是P型基底，以及所述阻抗晶体管与所述第二导电型晶体管是N型晶体管，所述特定电压是所述接地电压。

4.根据权利要求1所述的数据控制电路，其特征在于，所述输出级电路还包括：

第二反相电路，所述第二反相电路的输入端耦接至所述第一反相电路的输出端，而所述第二反相电路的输出端耦接至所述第一反相电路的输入端。

5.根据权利要求4所述的数据控制电路，其特征在于，所述第二反相电路包括：

第三P型晶体管，所述第三P型晶体管的源极端耦接至所述系统电压，所述第三P型晶体管的栅极端耦接至所述第二反相电路的所述输入端，所述第三P型晶体管的漏极端耦接至所述第二反相电路的所述输出端；以及

第三N型晶体管，所述第三N型晶体管的漏极端耦接至所述第三P型晶体管的漏极端，所述第三N型晶体管的源极端耦接至所述接地电压，所述第三N型晶体管的栅极端耦接至所述第二反相电路的所述输入端。

6.根据权利要求5所述的数据控制电路，其特征在于，所述第二反相电路还包括：

第四P型晶体管，所述第四P型晶体管的源极端耦接至所述第三P型晶体管的漏极端，所述第四P型晶体管的漏极端耦接至所述第二反相电路的所述输出端，所述第四P型晶体管的栅极端受控于脉冲信号；以及

第四N型晶体管，所述第四N型晶体管的漏极端耦接至所述第四P型晶体管的漏极端，所述第四N型晶体管的栅极端受控于所述脉冲信号的反相信号，所述第四N型晶体管的源极端耦接至所述第三N型晶体管的漏极端。