[发明专利]一种屏蔽栅DMOS器件有效
| 申请号： | 201810993531.3 | 申请日： | 2018-08-29 |
| 公开（公告）号： | CN109119468B | 公开（公告）日： | 2021-11-23 |
| 发明（设计）人： | 高巍;何文静;任敏;蔡少峰;李泽宏;张金平;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L29/78 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 敖欢;葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 屏蔽 dmos 器件 | ||
1.一种屏蔽栅DMOS器件，其特征在于：包括自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体重掺杂衬底(2)、第一导电类型半导体漂移区(3)和金属化源极(13)；所述第一导电类型半导体漂移区(3)上层具有槽栅结构和第二导电类型半导体体区(4)，所述第二导电类型半导体体区(4)位于槽栅结构两侧且与槽栅结构接触；所述第二导电类型半导体体区(4)的上层具有第二导电类型半导体重掺杂接触区(5)和第一导电类型半导体重掺杂源区(6)，所述第一导电类型半导体重掺杂源区(6)与槽栅结构接触；第二导电类型半导体重掺杂接触区(5)、第一导电类型半导体重掺杂源区(6)和槽栅结构的上表面均与金属化源极(13)接触；所述槽栅结构中具有绝缘介质层和被绝缘介质层完全包裹的控制栅电极(7)、浮空栅电极(8)和屏蔽栅电极(9)；所述绝缘介质层自上而下依次为第一介质层(10)、第二介质层(11)和第三介质层(12)；所述控制栅电极(7)位于第一介质层(10)中，所述浮空栅电极(8)位于第二介质层(11)中，所述屏蔽栅电极(9)位于第三介质层(12)中，且上表面与第二介质层(11)接触，下表面与第三介质层(12)接触；所述控制栅电极(7)上表面的结深小于第一导电类型半导体重掺杂源区(6)下表面的结深，控制栅电极(7)下表面的结深大于第二导电类型半导体体区(4)下表面的结深；
屏蔽栅电极(9)和第三介质层(12)延伸至第一导电类型半导体漂移区(3)底部，使屏蔽栅电极(9)位于第三介质层(12)内部，第三介质层(12)的下表面与第一导电类型半导体重掺杂衬底(2)相接触；
所述浮空栅电极(8)的形状为倒U型；
所述第一介质层(10)为高K材料，第三介质层(12)为低K材料，第二介质层(11)的介电常数介于第一介质层(10)和第三介质层(12)之间。
2.根据权利要求1所述的一种屏蔽栅DMOS器件，其特征在于：所述第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。
3.根据权利要求1所述的一种屏蔽栅DMOS器件，其特征在于：所述第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810993531.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制造方法
- 下一篇：一种晶体管及其制作方法
- 同类专利
- 专利分类
