[发明专利]双模式浮点除法平方根的电路

说明书

一种双模式浮点除法平方根的电路，包括：数据处理单元，用于对被操作数进行平方根操作、或者对被操作数和操作数进行除法操作，确定操作结果q的符号位和指数位，其中，所述被操作数x和所述操作数d均为单路双精度64位数据，或者均为双路单精度32位数据；迭代输入初始化单元，用于根据所述符号位和指数位，确定迭代初始化输入数据W[0]；迭代单元，用于对W[0]进行迭代处理，在每一次迭代结束后，对所述q进行数值转换，确定迭代后的q；舍入单元，用于所述迭代后的q的尾数q_man(q1_man/q2_man)进行舍入，确定舍入结果；输出单元，用于将所述舍入结果与所述符号位和指数位进行拼接，确定并输出所述操作结果q。

技术领域

本发明涉及数字信号处理领域，尤其涉及一种基于SRT-16算法的可以处理一种双精度和并行处理两种单精度的高效双模式浮点除法开方的电路结构

背景技术

在数字信号处理中，浮点除法和平方根运算是处理器中非常重要的功能部件，该部件性能的好坏严重影响整个处理器的性能。SRT-16算法是实现浮点除法和开方运算的一种高基的数字循环算法。SRT-16算法是采用加法方法进行循环迭代计算得到商q，每次迭代产生4位的冗余商，第i次迭代公式如下：

其中q_i表示每次迭代产生的4位二进制冗余商值，它由冗余的2位二进制高位商qH_i和低位商qL_i组合而成；w[i]表示第i次循环的部分余数和；v[i]表示迭代中间值；FH_i和FL_i为迭代加法项；w[i+1]表示第i次迭代后的部分余数；x表示被除数或被开方数；d表示除数；S[i]表示平方根运算中，第i次迭代后非冗余的商值。

从迭代公式可知，浮点除法运算qH_i的值由d，16w[i]组成的函数决定，qL_i的值由d，v[i]和qH_i组成的函数决定；浮点平方根运算qH_i的值由S[i]，16w[i]组成的函数决定，qL_i的值由S[i]，v[i]和qH_i组成的函数决定，这些函数统称为商选择函数QSEL，由于商选择函数中选择区间的重叠，使得d，16w[i]，v[i]，S[i]并不需要全位宽输入到QSEL中，只需要选用截断位宽的同时v[i]可由16w[i]和FHi决定，故选择函数的表达式为：

目前单一实现浮点除法和平方根运算的电路结构研究较多，两种浮点运算通过两种电路结构进行计算，但是在实际的应用平台中使用这种方法进行两种浮点运算的效率是较低的。因此需要一种统一的电路结构，在只增加少量的硬件条件下，既能实现浮点除法运算，又能实现浮点平方根运算。

同时，传统的浮点运算体系结构只能处理一种精度的浮点计算，对于需要大量处理不同精度浮点运算的应用平台，这种体系结构性能较低。

发明内容

(一)要解决的技术问题

本发明提供了一种双模式浮点除法平方根的电路，以解决上述的至少一项技术问题。

(二)技术方案

本发明实施例提供了一种双模式浮点除法平方根的电路，包括：

数据处理单元，用于对被操作数进行平方根操作、或者对被操作数和操作数进行除法操作，确定操作结果q的符号位和指数位，其中，所述被操作数x和所述操作数d均为单路双精度64位数据，或者均为双路单精度32位数据；

迭代输入初始化单元，用于根据所述符号位和指数位，确定迭代初始化输入数据W[0]；

迭代单元，用于对W[0]进行迭代处理，在每一次迭代结束后，对所述q进行数值转换，确定迭代后的q；