[发明专利]双沿防抖电路结构

权利要求书

1.一种双沿防抖电路结构，其特征在于，所述的电路结构包括：

边沿检测及信号同步模块，用于对输入的带有毛刺的输入信号进行同步，并检测所述的输入信号上的毛刺信号的边沿极性，对所述的输入信号中毛刺信号进行初步滤除，并将初步滤除所述的毛刺信号的输入信号进行锁存；

防抖及数据锁存模块，与所述的边沿检测及信号同步模块相连接，对经过所述的边沿检测及信号同步模块处理过的输入信号进行进一步毛刺信号滤除，以进一步滤除毛刺信号的输入信号为依据生成最终的输出信号，并对所述的输出信号进行锁存及输出；

所述的边沿检测及信号同步模块包括：

第一级同步单元，接收所述的带有毛刺的输入信号以及防抖时钟信号和防抖复位信号，该第一级同步单元利用所述的防抖时钟信号及防抖复位信号对所述的带有毛刺的输入信号进行第一次同步，输出第一级同步信号，及对第一级同步信号进行取反后得到的第一级同步取反信号；

边沿检测及反馈单元，与所述的第一级同步单元相连接，接收所述的第一级同步信号及第一级同步取反信号；该边沿检测及反馈单元对所述的第一级同步信号进行边沿极性检测并筛选，并输出筛选后的同步信号；

第二级同步单元，与所述的边沿检测及反馈单元相连接，接收所述的筛选后的同步信号；该第二级同步单元对所述的筛选后的同步信号进行第二次同步，该第二级同步单元的输出端输出二级同步信号，且该二级同步信号锁存于该第二级同步单元中。

2.根据权利要求1所述的双沿防抖电路结构，其特征在于，所述的第一级同步单元由第一D触发器构成；

该第一D触发器的时钟端接收所述的防抖时钟信号，该第一D触发器的复位端接收所述的防抖复位信号，该第一D触发器的输入端接收所述的带有毛刺的输入信号，该第一D触发器的Q端输出所述的第一级同步信号，该第一D触发器的Q端输出所述的第一级同步取反信号。

3.根据权利要求2所述的双沿防抖电路结构，其特征在于，所述的边沿检测及反馈单元由二输入同或门、第二D触发器以及二通道多路复用器构成；

所述的二输入同或门的两个输入端分别用于接收所述的带有毛刺的输入信号及第一级同步信号；

所述的第二D触发器的置位端与所述的二输入同或门的输出端相连接，该第二D触发器的时钟端接收所述的防抖时钟信号，该第二D触发器的输入端接低电平，该第二D触发器的Q端输出第一控制信号；

所述的二通道多路复用器的第一输入端及第二输入端分别接收所述的第一级同步信号及第一级同步取反信号；该二通道多路复用器的控制端与所述的第二D触发器的Q端相连接，用于接收所述的第一控制信号；该二通道多路复用器的输出端用于输出所述的筛选后的同步信号。

4.根据权利要求3所述的双沿防抖电路结构，其特征在于，所述的第二级同步单元由第三D触发器构成；

该第三D触发器的时钟端接收所述的防抖时钟信号，该第三D触发器的复位端接收所述的防抖复位信号，该第三D触发器的输入端接收所述的筛选后的同步信号，该第三D触发器的Q端输出所述的二级同步信号，且该二级同步信号锁存于所述的第三D触发器内。