[发明专利]双沿防抖电路结构

说明书

本发明涉及一种双沿防抖电路结构，其中所述的双沿防抖电路结构由边沿检测及信号同步模块及防抖及数据锁存模块构成，通过这两个模块对输入IO端口的带有毛刺的输入信号进行同步，并对输入信号上的毛刺信号的边沿极性进行检查，再通过多次输入信号毛刺滤除，确保输出的信号无毛刺，可有效消除输入信号上的高电平毛刺和低电平毛刺。采用该种双沿防抖电路结构可以有效提高防抖电路针对数字电路进行毛刺的消除的准确性和可靠度，同时减少了软件开销。

技术领域

本发明涉及电路技术领域，尤其涉及输入IO端口的毛刺电平的消除技术领域，具体涉及一种双沿防抖电路结构。

背景技术

现有技术中，IO端口在输入信号时，时常会遇到干扰，产生毛刺，而针对这种情况就需要防抖(消毛刺)电路，防抖电路一般包括了模拟防抖电路和数字防抖电路：

(1)模拟防抖电路一般通过在信号放大前经过低通滤波器，或在积分电路上增加去耦电容等技术来消除毛刺；

(2)数字电路中的防抖技术主要包括以下几项：

a.触发器同步法：其技术原理就是用一个D触发器去读带毛刺的信号，利用D触发器对输入信号毛刺不敏感的特点，以滤除信号中的毛刺。该技术在数字逻辑电路中是一种常见方法，尤其对发生在非时钟跳变沿的毛刺信号滤除效果非常明显；

b.信号延时同步法：该技术是在两级信号传递过程中增加一个delay延时单元器件，利用延时单元本身的物理器件延时(通常是纳秒级)来实现消毛刺的效果；

c.状态机控制法：在数据传递较为复杂的多模块数字电路系统中，由状态机在特定时刻分别产生控制特定模块的时钟信号或使能信号，状态机的循环控制就可使整个系统协调运作，我们只需在状态机的触发时间上加以处理，就可避免竞争冒险，从而抑制毛刺的产生。

现有技术中，用于解决IO端口产生的毛刺问题所设计的消毛刺电路(也可以称为防抖电路)一般为单沿防抖电路，这种单沿防抖电路采用数字电路设计，这种电路在使用时需要通过配置边沿触发方式寄存器来选择是使用上升沿防抖电路还是下降沿防抖电路。但在一些实际应用中，IO端口会同时接收到高电平毛刺和低电平毛刺，若将现有技术中的消毛刺电路应用于这种同时接收到高电平毛刺和低电平毛刺的IO端口时，会有以下缺陷：

(1)单沿防抖电路具有单一性和局限性，无法同时有效地滤除所有高电平毛刺和低电平毛刺，未被滤除的毛刺会被传递到下一级电路，引起整个系统的误动作和逻辑紊乱，对后续电路功能的准确性造成较大影响。

(2)虽然可以通过软件对普通的单沿防抖电路进行控制，来切换上升沿防抖电路及下降沿防抖电路，在实际应用中软件需要频繁的对电路进行切换来模拟双沿防抖的效果，其实际使用效果并不理想，不仅增加了软件开发难度，而且仍会有部分毛刺无法滤除。

综上所述，现有技术的防抖电路的缺点是电路效率低、可靠性不足。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供一种电路可靠性高、性能稳定，能实现对IO端口同时引入高电平毛刺和低电平毛刺的应用场合的毛刺消除的双沿防抖电路结构。

为了实现上述目的，本发明的双沿防抖电路结构具有如下构成：

该双沿防抖电路结构，其主要特点是，所述的电路结构包括：

边沿检测及信号同步模块，用于对输入的带有毛刺的输入信号进行同步，并检测所述的输入信号上的毛刺信号的边沿极性，对所述的输入信号中毛刺信号进行初步滤除，并将初步滤除所述的毛刺信号的输入信号进行锁存；

防抖及数据锁存模块，与所述的边沿检测及信号同步模块相连接，对经过所述的边沿检测及信号同步模块处理过的输入信号进行进一步毛刺信号滤除，以进一步滤除毛刺信号的输入信号为依据生成最终的输出信号，并对所述的输出信号进行锁存及输出。