[发明专利]一种3D-IC中的共振电感耦合互连通道在审

专利信息
申请号: 201811002322.4 申请日: 2018-08-30
公开(公告)号: CN109148424A 公开(公告)日: 2019-01-04
发明(设计)人: 雷鑑铭;褚轶 申请(专利权)人: 华中科技大学
主分类号: H01L23/64 分类号: H01L23/64
代理公司: 华中科技大学专利中心 42201 代理人: 廖盈春;曹葆青
地址: 430074 湖北*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 电感 无线互连 耦合 发送 共振电感 电感耦合 电流电压 共振状态 互连通道 耦合电感 标准电感 方法实施 工作频率 共振效果 减少系统 提升通道 通道传输 通道接收 最小单位 耦合通道 接收层 接受层 无线电 引入 通信
【说明书】:

发明公开了一种3D‑IC中的共振电感耦合互连通道,包括:设置于发送层上的发送电感以及设置在接受层上的接受电感;发送层和接收层之间通过发送电感与接受电感之间形成的无线互连通道来进行耦合通信;当发送电感和接收电感工作在共振状态时形成了共振电感耦合无线互连通道。本发明可以提升通道的电流电压增益,增强电感耦合无线互连通道接收端的电压,减少系统设计难度。本发明以两个工作在共振状态的无线电感作为本方法实施的最小单位。基于其工作频率,电感的自身耦合电感不能被忽略,在引入自身耦合电感之后,通道传输性能得以加强。本发明基于电感耦合无线互连通道的共振效果,有效改善3D‑IC标准电感耦合通道电流电压增益低的问题。

技术领域

本发明属于3D-IC电感耦合无线互连技术领域,更具体地,涉及一种3D-IC中的共振电感耦合互连通道。

背景技术

3D-IC是一种系统级架构的新方法,内部含有多个平面器件层的叠层,并经由穿透硅通孔(TSV)在垂直方向实现相互连接。采用这种方式可以大幅缩小芯片尺寸,提高芯片的晶体管密度,改善层间电气互联性能,提升芯片运行速度,降低芯片的功耗。在设计阶段导入3D-IC的概念,可以将一个完整、复杂的芯片,拆分成若干子功效芯片,在不同层实现,既增强了芯片功能,又避免了相关的成本、设计复杂度增加等问题。3D-IC芯片具有体积小、集成度高、功耗及成本低,有利于实现功能多样化的特点,符合当前数字电子产品轻薄短小发展趋势,近年来产业化进程加快。

目前3D-IC中的层间互连方式主要有硅通孔(Through Silicon Via,TSV)互连,电容耦合互连和电感耦合互连三种。

由于一般的半导体芯片仅仅在其顶部具有电气接口,所以一般这样的结构不太适合用来垂直堆叠。所以为了实现层间互连,就需要完全穿过半导体芯片的硅衬底的电气连接,这就是我们提到的硅通孔(Through Silicon Via,TSV)。与3D封装如边缘引线键合相比,TSV允许IC层之间的高密度垂直互连。这些互连可以在IC上的任何位置,而不仅仅是沿着IC层的周边。此外,由于其较小的寄生电容,电感和电阻,TSV可实现高速和低功耗的功能。但是,在制造IC时嵌入TSV需要额外的处理步骤,并且其制造仍然不稳定。

TSV互连方式是一种接触式垂直互连。并且,非接触互连可以使用诸如电容耦合或电感耦合的无线技术来实现。因此,在过程中,利用现有的金属层3D-IC之间的无线信号和功率传输比是比采用传统的封装更好的选择。无线互连使用的电容器或电感器几乎和平面工艺兼容,并且其允许集成电路层之间的通信。

电容耦合方法通过两个节点之间的电容来传输信号。电容耦合通过将小金属板垂直堆叠并保持彼此平行形成的电容器来形成电容耦合通道。电容通道通过传递交流信号来连接耦合电路。

与其他无线互连方法相比,电容耦合方法具有信道建模简单以及由于电场更受限制而导致串扰更少的优势。但是,电容耦合通道的通信距离仅限于几微米。由于电容器基本上是电压驱动器件,因此想增加电容耦合通道的通信距离就必须增加电容器两端的电压。在大多数CMOS工艺中,提高电源电压上的信号电压是困难的,并且可能导致器件击穿,这就导致电容耦合互连的通信距离有限。

电容耦合的短程通信可以用于无线测试。传统的晶圆级测试需要带有大量的探针。由于针尖在强力作用下在晶圆上形成物理接触,因此针尖的磨损和变形是不可避免的,这就增加了测试成本。电容耦合无线测试可以消除机械触点及其相应的问题。另外,用于无线测试的电容器可以重新用于引线键合焊盘。

无线电感耦合由平面螺旋电感器对之间的耦合磁场产生。发射线圈中的时变电流产生磁通量,其在接收线圈中感应出电动势(EMF)。感应数据链路以交变电流的形式传输数据,并在接收器端感应感应电动势。感应电源链路收集EMF并将其转换为接收电路上的可用电源。信号强度和功率量与耦合电感器对之间的链接磁通量成正比。由于电感器是电流驱动器件,所以电感器周围的磁通量通过增加电流而增加,这在大多数现代CMOS工艺中比用于电容耦合的增加电压更容易的问题。

发明内容

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201811002322.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top