[发明专利]一种三维存储器的制造方法

说明书

本申请公开了一种三维存储器的制造方法，由该方法制成的存储器中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过同一沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该三维存储器的结构有利于降低三维存储器中的读取干扰、传输干扰和编辑干扰。

本申请要求于2017年08月31日提交中国专利局、申请号为201710772503.4、发明名称为“一种3D NAND存储器件及其制造方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及半导体存储器技术领域，尤其涉及一种三维存储器的制造方法。

背景技术

3D NAND存储器是一种拥有三维堆叠结构的闪存器件，其存储核心区是由交替堆叠的金属栅层和绝缘层结合垂直沟道孔组成。相同面积条件下，垂直堆叠的金属栅层越多，意味着闪存器件的存储密度越大、容量越大。目前常见的存储结构的字线堆叠层数可达数十上百层。

目前，常规的3D NAND存储器中，同一存储串内的各个存储单元之间串联在一起，在对存储器进行操作时，会导致3D NAND存储器中存在较大的读取干扰、传输干扰和编辑干扰。

发明内容

有鉴于此，本申请提供了一种三维存储器的制造方法，以降低三维存储器中存在较大的读取干扰、传输干扰和编辑干扰。

为了达到上述发明目的，本申请采用了如下技术方案：

一种三维存储器的制造方法，包括：

提供衬底，所述衬底上形成有堆叠结构，所述堆叠结构包括若干层间隔设置的栅极层；

形成贯穿所述堆叠结构的沟道孔；

在所述沟道孔的侧壁上形成存储器层；

沿所述存储器层的径向内侧依次形成第一掺杂类型材料层和第二掺杂类型材料层；

所述第一掺杂类型材料层、第二掺杂类型材料层接触；

所述第一掺杂类型材料层和所述第二掺杂类型材料层中，一个为源极，另一个为漏极。

可选地，形成所述第二掺杂类型材料层之后，还包括：

沿着所述第二掺杂类型材料层的径向内侧形成绝缘芯层。

可选地，所述第一掺杂类型材料层为源极，所述第二掺杂类型材料层为漏极，所述形成绝缘芯层后，还包括：

去除部分所述绝缘芯层，以露出漏极；

在所述沟道孔的上方形成漏极塞，所述漏极塞与所述漏极接触。

可选地，所述第一掺杂类型材料层为漏极，所述第二掺杂类型材料层为源极，所述形成绝缘芯层后，还包括：

去除部分所述绝缘芯层和部分所述第二掺杂类型材料层，以露出漏极；

在所述沟道孔的上方形成漏极塞，所述漏极塞与所述漏极接触。

可选地，所述第一掺杂类型材料层和所述第二掺杂类型材料层中的至少一层采用原位掺杂的方式形成。

可选地，所述第一掺杂类型材料层和所述第二掺杂类型材料层中的至少一层的材料为SiGe、SiC或a-Si。

可选地，所述第一掺杂类型材料层和所述第二掺杂类型材料层中，一个为N型重掺杂材料层，另一个为P型重掺杂材料层。