[发明专利]一种瞬态电压抑制器件及其制造方法

说明书

本发明涉及一种瞬态电压抑制器件及其制造方法，所述瞬态电压抑制器件包括：衬底；第一导电类型阱区，设于衬底中，包括第一阱、第二阱；第三阱，设于衬底上，第三阱的底部延伸至衬底；第四阱，设于第一阱中；第一掺杂区，设于第二阱中；第二掺杂区，设于第三阱中；第三掺杂区，设于第四阱中；第四掺杂区，设于第四阱中；第五掺杂区，从第四阱中延伸至第四阱外，且位于第四阱外的部分位于第一阱中；第六掺杂区，设于第一阱中；第七掺杂区，设于第五掺杂区下方、第一阱中。本发明可直接通过芯片正面的金属连线层将泄放电流引出，避免由于在衬底背面增加金属引出线，导致寄生的电阻和电感影响芯片性能。

技术领域

本发明涉及半导体制造领域，特别是涉及一种瞬态电压抑制器件，还涉及一种瞬态电压抑制器件的制造方法。

背景技术

在整机和系统中常常会遇到意外的电压瞬变和浪涌，造成整机和系统中的半导体器件被烧毁或击穿，从而导致整机和系统的损坏。因此TVS(Transient VoltageSuppressor，瞬态电压抑制器)作为一种PN结高效保护器件，由于其响应时间快、抗ESD能力强，被广泛的应用于各类I/O接口。目前以HDMI(High-Definition Multimedia Interface，高清晰度多媒体接口)为代表的高速接口传输速率越来越快，甚至高达5Gbps，为了保证数据完整性，对于接口处ESD防护的电容有着及其严格的要求；另外在实际的驱动芯片中，管脚数目有的多达几百个，其中每个管脚都存在ESD风险，为了尽量保护更多的I/O口同时不占用太大的面积，这对于TVS的集成度有了更高的要求。

传统的由单一雪崩二极管构成的TVS电容相当大，一般至少几十皮法，随着ESD能力的增大，电容值也同比例增大，用于高速接口时较高的电容值会严重影响数据的完整性。解决办法通常是将一个低电容的二极管与TVS雪崩二极管串联，来实现单向低电容TVS。

在一种传统的瞬态电压抑制器件结构中，芯片的正面和背面都需要引入金属电极进行接地，封装时一般通过金属线将正面和背面的电极进行短接并一起接地，此时由于金属键合线长度的增加，导致其寄生的电阻、电感的增大，芯片在高频工作下性能会下降。

发明内容

基于此，有必要提供一种新型结构的瞬态电压抑制器件。

一种瞬态电压抑制器件，包括：衬底，为第二导电类型；第一导电类型阱区，设于所述衬底上，包括第一阱和第二阱；第三阱，设于所述衬底上，为第二导电类型，所述第三阱的底部延伸至所述衬底；所述第一导电类型和第二导电类型为相反的导电类型；第四阱，设于所述第一阱中，为第二导电类型；隔离结构，所述隔离结构包括设于所述第一阱和第二阱之间的第一隔离部，以及设于所述第一阱和所述第三阱之间的第二隔离部，所述第一隔离部用于将所述第一阱和第二阱相隔离，所述第二隔离部用于将所述第一阱和第三阱相隔离；第一掺杂区，为第一导电类型，设于所述第二阱中；第二掺杂区，为第二导电类型，设于所述第三阱中；第三掺杂区，为第二导电类型，设于所述第四阱中；第四掺杂区，为第一导电类型，设于所述第四阱中；第五掺杂区，为第一导电类型，从所述第四阱中延伸至所述第四阱外，且位于第四阱外的部分位于所述第一阱中；第六掺杂区，为第二导电类型，设于所述第一阱中；第七掺杂区，为第二导电类型，设于所述第五掺杂区下方、所述第一阱中；所述第五掺杂区设于所述第四掺杂区和第六掺杂区之间，所述第四掺杂区设于所述第三掺杂区和第五掺杂区之间；金属连线层，包括第一金属连线和第二金属连线，位于所述衬底上，所述第一金属连线电性连接所述第一掺杂区和第六掺杂区作为第一电位端，所述第二金属连线电性连接所述第二掺杂区、第三掺杂区和第四掺杂区作为第二电位端。

在其中一个实施例中，所述第一电位端用于电性连接输入输出端口，所述第二电位端用于接地。

在其中一个实施例中，还包括设于所述衬底上的外延层，所述第一导电类型阱区设于所述外延层中，所述外延层为第二导电类型，所述衬底的掺杂浓度大于所述外延层的掺杂浓度。

在其中一个实施例中，所述隔离结构是在隔离槽内填充了绝缘材料的隔离结构。