[发明专利]场效应晶体管及制作方法

说明书

本申请实施例提供的场效应晶体管及制作方法，涉及半导体及其制作技术领域，其中，场效应晶体管从下至上依次为漏极、衬底、漂移层、同层设置的电流阻挡层及电流孔径、半导体层、源极和栅极。通过在电流孔径上设置插入层，使插入层与半导体层形成阻止电子从源极通过电流孔径流向漏极的势垒，从而减少CAVET器件在反向偏置条件下通过第三条漏电路径的漏电，提升CAVET器件的性能。

技术领域

本申请涉及半导体及半导体制作技术领域，具体而言，涉及一种场效应晶体管及制作方法。

背景技术

垂直电流通道电子器件(Current Aperture Vertical Electric Transistor，简称：CAVET)的反向漏电主要包括三种路径：第一条漏电路径为，电子从源极经过电流阻挡层(current blocking layer，简称：CBL)达到漏极；第二条漏电路径为，电子从栅极沿垂直方向到达漏极；第三条漏电路径为，电子从源极经过电流孔径(aperture)沿垂直方向到达漏极。其中第一条漏电路径和第二条漏电路径可分别通过改善CBL层的材料质量和栅介质质量来降低至很小值，而第三路径的漏电为关键漏电路径，CAVET器件在反向偏置条件下的反向漏电主要由第三条漏电路径决定。因此，如何有效降低第三条漏电路径的泄漏电流成为改善CAVET器件反向漏电的关键。

发明内容

有鉴于此，本申请的目的在于提供一种场效应晶体管制作方法，以及根据该制作方法制作的场效应晶体管，以解决上述问题。

第一方面，本申请实施例提供一种场效应晶体管，所述场效应晶体管包括：

衬底；

设置在所述衬底一侧且与所述衬底欧姆接触的漏极；

设置在所述衬底远离所述漏极一侧的漂移层；

设置在所述漂移层远离所述衬底一侧的电流孔径以及电流阻挡层，所述电流阻挡层与该电流孔径同层设置且该电流阻挡层位于该电流孔径的相对两侧；

设置在所述电流阻挡层远离所述衬底一侧的插入层，所述电流孔径至少部分被所述插入层所覆盖；

设置在所述电流阻挡层和所述插入层远离所述衬底一侧的半导体层；

设置在所述半导体层相对两端且与所述半导体层欧姆接触的源极；及

设置在所述半导体层远离所述衬底一侧的栅极；

所述插入层与所述半导体层形成势垒，以阻止从所述源极流向所述漏极的电子。

可选地，所述插入层采用Al_xGa_1-xN材料，其中，x的取值范围为0.02～0.08。

可选地，所述插入层的厚度为1nm～15nm，所述插入层掺杂碳元素。

可选地，在本实施例中，所述栅极的两端超出所述电流孔径的部分的长度范围为2～5um。

可选地，所述插入层覆盖在所述电流孔径与所述电流阻挡层上，覆盖在所述电流孔径上的插入层包括一缺口，所述缺口的长度小于所述电流孔径的长度。

可选地，所述插入层覆盖在所述电流孔径与所述电流阻挡层远离衬底一侧，并至少完全覆盖所述电流孔径。

可选地，所述插入层的一端与所述电流孔径一侧的所述电流阻挡层接触，所述插入层的另一端与所述电流孔径另一侧的所述电流阻挡层接触。

可选地，所述插入层的一端与所述电流孔径一侧的所述电流阻挡层接触，所述插入层的另一端位于所述电流孔径上。

可选地，所述插入层的两端均位于所述电流孔径上。

可选地，所述场效应晶体管还包括介质层；