[发明专利]一种测量注入层光刻对准偏差的方法

说明书

本发明提供一种测量注入层光刻对准偏差的方法，该方法通过获得当第一离子注入区与第二离子注入区处于完全对准状态时的最大击穿电压以及利用本发明提供的测试结构进行正电压扫描获得的测试电流为1mA时的测试击穿电压来计算注入层光刻对准偏差，其中注入层光刻对准偏差＝100％*(最大击穿电压‑测试击穿电压)/最大击穿电压，提高对准偏差测试准确度和敏感度，大大节省失效分析的成本和时间。

技术领域

本发明涉及半导体集成电路的工艺领域，尤其涉及一种测量注入层光刻对准偏差的方法。

背景技术

离子注入技术是把掺杂剂的原子引入半导体材料中的一种改变其导电性质的方法。离子注入的过程就是在真空系统中，用经过加速的、要掺杂的原子的离子注入半导体材料，从而在所选择的注入区域形成一个具有特殊导电性质的注入层。

光刻技术是半导体集成电路生产中的一个重要工艺，是对半导体晶圆表面膜质定义图形，以便只在图形内进行其它工艺的一种加工技术，如离子注入。因此光刻工艺的对准精度直接影响着半导体集成电路的物理特征及电学特性。

现有对光刻对准精度的监控方法是：在每一层光刻版上设计一套游标卡尺和对位标记，在经过涂胶、曝光、显影、刻蚀后，使用专用设备读取对位偏差值，进而判断该偏差值是否在正常范围以内。但是对于离子注入层，由于光刻后其不在硅片上留下任何可见标记，当后续离子注入层再次进行光刻对准时，就无法与前层离子注入层直接对位，只能与其它有对位痕迹的层次对位，如有源区层或多晶硅层，此时如果两层离子注入层之间的对位误差较大，是无法被发现的。一旦在后段电性测试中发现半导体器件电性失效，是无法通过设备测量具体的对准偏差大小，难以定位失效原因。现有的分析手段只能是通过对失效区域进行定点切片，并用化学试剂染色，在隧道扫描显微镜下测量套准偏差，此方法不仅为破坏性分析、成本高，同时在分析过程中容易引入更多的误差，准确率不高。

发明内容

本发明提供一种测量注入层光刻对准偏差的方法，在不增加工艺成本的基础上发明一种独特的测量图形，通过后段电学测试来计算出两层离子注入层之间的对准偏差，提高对准偏差测试准确度和敏感度，大大节省失效分析的成本和时间。

本发明是通过如下技术方案来实现的：

一种测量注入层光刻对准偏差的方法，包括：

获得当第一离子注入区与第二离子注入区处于完全对准状态时的最大击穿电压；

将第一金属接地，第二金属进行正电压扫描，其中所述第一金属与所述第一离子注入区连接且所述第二金属与所述第二离子注入区连接，或所述第一金属与所述第二离子注入区连接且所述第二金属与所述第一离子注入区连接；

将测试电流为1mA时的电压记录为测试击穿电压；

计算注入层光刻对准偏差，其中注入层光刻对准偏差＝100％*(最大击穿电压-测试击穿电压)/最大击穿电压。

本发明技术方案通过在离子注入区引出金属作为测试两端，其中一端接地，另一端做正电压扫描获得测试击穿电压，无论光刻对位偏差是正偏还是负偏，均能够得到测试击穿电压相对于最大击穿电压变小的结果，因此不易发生误判，通过测试击穿电压来判断对准偏差程度，即使是很微小的对准偏差，也会引起测试击穿电压的显著变化，测试敏感度高，测试快，成本低。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的测量注入层对准精度的流程示意图；

图2为本发明实施例提供的测量注入层在X方向的对准精度的平面结构示意图；

图3为本发明实施例提供的测量注入层在Y方向的对准精度的平面结构示意图；