[发明专利]在共同衬底上具有不同功函数的非平面I/O和逻辑半导体器件有效

申请号：	201811024602.5	申请日：	2013-09-27
公开（公告）号：	CN108807274B	公开（公告）日：	2023-04-28
发明（设计）人：	R·W·奥拉-沃;W·M·哈菲兹;C-H·简;P-C·刘	申请（专利权）人：	英特尔公司
主分类号：	H01L21/8234	分类号：	H01L21/8234;H01L21/8238;H01L21/84;H01L27/088;H01L27/12;H01L21/336
代理公司：	永新专利商标代理有限公司 72002	代理人：	邬少俊;王英
地址：	美国加***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	共同衬底具有不同函数平面逻辑半导体器件
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

说明了在共同衬底上具有不同功函数的非平面I/O和逻辑半导体器件及制造在共同衬底上具有不同功函数的非平面I/O和逻辑半导体器件的方法。例如，一种半导体结构包括布置在衬底上的第一半导体器件。第一半导体器件具有导电类型，并包括具有第一功函数的栅极电极。半导体结构还包括布置在衬底上的第二半导体器件。第二半导体器件具有所述导电类型，并包括具有不同的第二功函数的栅极电极。

本申请为分案申请，其原申请是2016年2月22日进入中国国家阶段、国际申请日为2013年9月27日的国际专利申请PCT/US2013/062308，该原申请的中国国家申请号是201380079015.5，发明名称为“在共同衬底上具有不同功函数的非平面I/O和逻辑半导体器件”。

技术领域

本发明的实施例属于半导体器件和工艺领域，具体而言，属于在共同衬底上具有不同功函数的非平面I/O和逻辑半导体器件及在共同衬底上制造具有不同功函数的非平面I/O和逻辑半导体器件的方法。

背景技术

过去几十年中，集成电路中部件的规模缩小是日益增长的半导体工业背后的驱动力。到越来越小的部件的规模缩小实现了功能单元在半导体芯片的有限基板面上增大的密度。例如，收缩晶体管尺寸允许在芯片上包含增大数量的存储或逻辑器件，导致制造出具有增大容量的产品。但对于更大容量的驱策并非没有问题。优化每一个器件的性能的必要性变得日益显著。

在集成电路器件的制造中，随着器件尺寸不断缩小，诸如鳍式场效应晶体管(fin-FET)的多栅晶体管已经变得更为普遍。在传统工艺中，通常在大块硅衬底或绝缘体上硅结构衬底上制造fin-FET。在一些实例中，由于其较低的成本和与现有高产量大块硅衬底基础结构的兼容性，大块硅衬底是优选的。

但多栅晶体管的规模缩小并非没有后果。随着微电子电路的这些基本结构单元的尺寸减小，并且随着在给定区域中制造的基本结构单元的绝对数量增大，对用于制造这些结构单元的半导体工艺的约束变得令人难以应对。

附图说明

图1A示出了具有布置在共同衬底上的I/O晶体管和逻辑晶体管的半导体结构的非完整部分的横截面图。

图1B示出了根据本发明实施例的具有布置在共同衬底上的I/O晶体管和逻辑晶体管的半导体结构的非完整部分的横截面图。

图2A-2F示出了根据本发明实施例的在共同衬底上制造I/O晶体管和逻辑晶体管的方法中的多个操作的横截面图，其中：

图2A示出了具有在逻辑晶体管的栅极电极区中、但不在I/O晶体管的栅极电极区中形成的硬掩模的不完整半导体结构；

图2B示出了去除了功函数金属层在I/O晶体管的栅极电极区的部分的图2A的结构；

图2C示出了具有形成于其上的第二功函数金属层和第二硬掩模层的图2B的结构；

图2D示出了在凹陷第二硬掩模层后的图2C的结构；

图2E示出了在去除第二功函数层的露出部分后的图2D的结构；及

图2F示出了在去除硬掩模的剩余部分和第二硬掩模层后的图2E的结构。